


5. Implementarlo (solución Moore)



ETSI Telecomunicación

# Electrónica

# Digital

• por MEALY

1. Diagrama de estados

Asignación de estados



Espe = 00  
1 uno = 01  
2 unos = 11

3 estados → 2 FF

fíjate que con Mealy necesitamos un estado menos que con Moore

2. Tabla de estados

E actual	E=0	E=1
00	00/0	01/0
01	00/0	11/0
11	00/0	11/1

la asignación de estados es a gusto de cada cual, aunque a veces elegir cierta asignación facilita el problema.

3. Tabla de funcionamiento global

Entradas			E. sig ≡ Excitaciones		Salida
E	E actual				Z
	Q1	Q0	Q1 ≡ D1	Q0 ≡ D0	
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	X	X	X
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	X	X	X
1	1	1	1	1	1

nota; si el FF no fuera tipo D, el estado siguiente no coincidiría con las excitaciones. Habría q obtenerlas con tabla de excit.

← estados no esperados, al poner X estamos haciendo implementación mínimo coste

4. Karnaugh

Q1 Q0		D1		D0		Z	
		0	1	0	1	0	1
0	0	0	0	0	0	0	0
0	1	0	1	0	1	0	0
1	1	0	1	0	1	0	1

$D_1 = E \cdot Q_0$

$D_0 = E$

$Z = E \cdot Q_1$

↳ es Mealy

## **Electrónica Digital**

Apuntes de Pak (Francisco José Rodríguez Fortuño)  
ETSI Telecomunicación. Universidad Politécnica de Valencia.  
Primer cuatrimestre de 2º curso  
Curso 2004/2005

### **Contenido**


- Referencia rápida
- Apuntes de la asignatura.

**Fecha de última actualización:** 27 Agosto 2007

## TEMA 2: Circuitos Lógicos

$F(A, B, C)$   
 $F = \sum(1, 2, 3, 7)$   
 $F = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}C + ABC$

} mini terminos canonicos



$\bar{F} = \sum(4, 5, 6, 0)$   
 $F = \prod(0, 4, 5, 6)$   
 $= (A+B+C) \cdot (\bar{A}+\bar{B}+\bar{C}) \cdot (\bar{A}+B+\bar{C}) \cdot (\bar{A}+\bar{B}+C)$


} maxi terminos canonicos

0 = 000    4 = 100    5 = 101    6 = 110


de Morgan

$\overline{A \cdot B \cdot C \dots} = \bar{A} + \bar{B} + \bar{C} + \dots$   
 $\overline{A + B + C \dots} = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}$

permiten cualquier función con NAND o NOR








## TEMA 3 - FAMILIAS LÓGICAS




$P_{consumida} = V_{CC} \cdot (I_{R1} + I_{R2} + \dots)$  lo que sacamos de la batería  
 $P_{dissipada} = I_{R1} R_1^2 + I_{R2} R_2^2 + \dots$

$P = P_{dynamic} + P_{static}$



# CMOS



parte P y parte N siempre son complementarias

normalmente hay 4 posibilidades

parte N → F por unos  
 F por ceros  
 parte P →  $\overline{F}$  por unos negando  
 $\overline{F}$  por ceros negando

AB CD	00	01	11	10
00	1	0	1	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

$$F = \overline{A \cdot B} (\overline{C \cdot D} + C \cdot D)$$

$$F = \overline{A \cdot B} (C + \overline{D})(\overline{C} + D)$$

$$\overline{F} = A + B + (C + D)(\overline{C} + \overline{D})$$

$$\overline{F} = A + B + \overline{C \cdot D} + C \cdot D$$

Pestatica  $\approx 0$

Pdinamica =  $C_L \cdot V_{DD}^2 \cdot f_0$

ejemplo:

OR AND OR

$$Z = \overline{A \cdot B} \cdot \overline{C \cdot D} = (\overline{A + B}) \cdot (\overline{C + D})$$

$$\overline{Z} = A + B + C + D$$





## Problemas de interconexión

Problema: Queremos conectar un TTL estándar salida totem-pole a 5 inversores CMOS. Queremos que  $\Delta t = 1V$

TTL (Vcc = 5V)	CMOS (VDD = 5V)
I <sub>OH</sub> max = 0.4 mA	I <sub>IH</sub> max = 5 nA
I <sub>OL</sub> max = 16 mA	I <sub>IL</sub> max = 5 nA
V <sub>OH</sub> min = 2.4 V	V <sub>IH</sub> min = 1.5 V
V <sub>OL</sub> max = 0.5 V	V <sub>IL</sub> max = 3.5 V

negativo = saliente

Vamos a probar de tres formas



## TEMA 4. Circuitos combinacionales




Comparadores: (Less, equal, greater)  
 para palabras 1 bit: hacer tabla de verdad  
 para palabras de n bits, hacer lo lógico a partir de 1 bit:

A <sub>0</sub> B <sub>0</sub>	LEG
00	010
01	100
10	010
11	100

L =  $\overline{A_0} B_0$   
 E =  $A_0 + \overline{A_0} B_0$   
 G =  $A_0 B_0$

## Multiplexores




ej: palabras 4 bit:

$$G(A > B) = G_3 + E_3 G_2 + E_3 E_2 G_1 + E_3 E_2 E_1 G_0$$

$$E(A = B) = E_3 E_2 E_1 E_0$$

$$L(A < B) = L_3 + E_3 L_2 + E_3 E_2 L_1 + E_3 E_2 E_1 L_0$$

normalmente en comparador de n bits cuando E(A=B) las salidas L, E, G serán la entrada L<sup>-1</sup>, E<sup>-1</sup>, G<sup>-1</sup> para que sea cascadable



### Implementación de funciones con MUX

con multiplexor de n variables control, función de n+1 variables

	A	B	C	F	
00	0	0	0	0	$F=C$
01	0	0	1	1	
10	0	1	0	1	$F=\bar{C}$
11	0	1	1	0	
00	1	0	0	1	$F=1$
01	1	0	1	1	
10	1	1	0	0	$F=0$
11	1	1	1	0	


se eligen 2 que sean las de control ej A y B

algunos trucos:

se puede obtener la salida negada sin más que negar cada entrada  
 ⇒ si piden  $F = \sum m(0,3,4,5,6,7,9,11,12,13,14,15)$   
 mejor hacer  $\bar{F} = \sum m(1,2,8,10)$   
 y luego negar cada entrada

con varios MUX

truco: empezar por el final  
 $F = \bar{d}\bar{c}\bar{b}\bar{a} + \bar{d}\bar{c}b\bar{a} + \bar{d}c\bar{b}\bar{a} + \bar{d}cb\bar{a} + d\bar{c}\bar{b}\bar{a} + dc\bar{b}\bar{a}$   
 elegimos dc como variables de control  
 $F = \bar{d}\bar{c}(\bar{b}\bar{a} + b\bar{a} + b\bar{a}) + d\bar{c}(b\bar{a}) + d\bar{c}(\bar{b}\bar{a}) + dc(\bar{b}\bar{a})$



### Codificadores

- ej decimal a BCD
- 9 entradas: la salida será la codificación BCD de la entrada activa
- con prioridad: si hay varias entradas activas hará caso a cierta prioridad (normalmente  $I_7$  más prioritario, luego  $I_6$ , luego  $I_5$ , ...)
- sin prioridad: no se contemplan casos de pulsar varias entradas → salen cosas absurdas.


ej comercial

Decimal 7 entradas → Binario 3 salidas

ademas EO → activo cuando no se pulsa nada  
 GS → activo cuando se pulsa algo


EI → enable input

permite construir codificador 16 a 4



### Decodificadores

muy sencillos. cada salida es un mintermino canónico



Aplicaciones:

demultiplexor: →  $A_2, A_1, A_0$  líneas de control  
 enable negado es el dato

funciones lógicas:

cada salida es un mintermino canónico negado de las variables a la entrada

puede venir muy bien.

ej un MUX necesita para implementar una función


00 → 0  
 01 → 0  
 10 → 0  
 11 →  $\bar{x}\bar{z} + x\bar{z} + xz$

TRUCO  $\bar{x}\bar{z} + x\bar{z} + xz = \bar{x}\bar{z}$


esto se saca muy facilmente de un decodificador

Decodificador BCD → 7 segmentos



RBI: si esta activo y entra 0000 → apaga LEDs (aros a la izquierda)  
 RBO: si esta activo RBI y entra 0000 → RBO se activa (permite conectar a la siguiente entrada)



## Half adder



## Full adder



lo malo es que tarda  $n \cdot t_{pd}$  en dar la suma

## Acarreo anticipado. Carry look ahead

el acarreo del bit  $n$  existe cuando en este bit se ha sumado  $1+1$  o cuando se ha sumado  $1$  + el acarreo  $n-1$

$$C_i = G_i + P_i C_{i-1}$$

generación  
 $G_i = A_i \cdot B_i$

propagación  
 $P_i C_{i-1} = (A_i \oplus B_i) C_{i-1}$

no hay más que sustituir recursivamente un  $C_i$  en otro para obtener el acarreo de cada bit sólo como función de las entradas → se pueden calcular todos a la vez en paralelo y luego la suma

$$S_i = \underbrace{P_i}_{A_i \oplus B_i} \oplus C_{i-1}$$

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1 + P_2 P_1 C_0$$


$$C_3 = \dots$$

Desventajas: más caro, más grande, consume más



necesita puertas de  $n$  entradas

## Restador:

Es un sumador pero con complemento a 2.  
 ↳ el acarreo del último bit SE IGNORA SIEMPRE  
 ↳ overflow  $\equiv$  sumar 2 positivos da negativo (comprobar el bit de mayor peso)  
 sumar 2 negativos da positivo




## Memorias ROM



PROM: se programa quemando fusibles  
 EPROM: se programa por tensión, se desprograma por luz UV  
 EEPROM: se programa y desprograma por tensión


para hacer funciones lógicas es muy sencillo. Poner X en el minitérmino correspondiente  
 $F_2 = \sum m(0, 3)$  sería el ej. de arriba

## PLA



son sumas de miniterminos

## PAL



ventaja: la entrada se realimenta → aumenta las posibilidades


NOTA: las AND's que no tienen X (no se usan) están a 0

## TEMA 5. Bistables y Temporización


### RS

reset -  $Q=0$   
 set -  $Q=1$   
 $R=S=0 \rightarrow Q=Q_{t-1}$

#### RS NOR




#### RS NAND




#### CRS

$C=0$  - memoria  
 $C=1$  - como el RS  
 es como un cerrojo



#### con entradas asincronas

$\overline{PR}$  - preset -  $Q=1$   
 $\overline{CL}$  - clear -  $Q=0$



Tipos:

#### RS (set-reset)

reset -  $Q=0$   
 set -  $Q=1$   
 $R=S=0 \rightarrow$  memoria

#### D

$Q=D$   
 cuando CLK  $\uparrow$

#### JK

J	K	$Q_{t+1}$
0	0	$Q_t$ memoria
0	1	0
1	0	1
1	1	$\overline{Q_t}$ inversión

#### T (toggle)

$T=0 \rightarrow Q_t = Q_t$  memoria  
 $T=1 \rightarrow Q_t = \overline{Q_t}$  toggle

nota: en RS NAND RS activas a nivel bajo

t<sub>su</sub>: la señal no debe variar durante un t<sub>setup</sub> antes de capturarla  
 t<sub>hold</sub>: la señal no debe variar durante un t<sub>hold</sub> después de haberla capturado

Diseño de un bistable 'objetivo' a partir de un bistable 'dato'

ej. SR a JK


#### 1 Tabla de verdad del 'objetivo'

JK	$Q_t$
0 0	$Q_t$
0 1	0
1 0	1
1 1	$\overline{Q_t}$

#### 2 Tabla excitación del 'dato'

$Q_t$	$Q_{t+1}$	S	R
0	0	1	X
0	1	0	1
1	0	1	0
1	1	X	1

#### 3 Tabla de funcionamiento global



Entradas			$Q_{t+1}$	Salidas	
J	K	$Q_t$		S	R
0	0	0	0	1	X
0	0	1	1	0	1
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	0	1
1	1	0	1	1	0
1	1	1	0	0	1

Tabla funcionam. del JK

tabla de excitación del RS

#### 4 Karnaugh de las salidas

#### 5 Implementarlo


PAL secuenciales  $\rightarrow$  con bistables

## TEMA 6. Subsistemas secuenciales

### Registro de desplazamiento FF-D

todas las configuraciones en mismo circuito

Idea básica




$\overline{LS}$  = Load shift  
 alterna carga paralelo y desplazamiento

el MUX puede ser de mas bits para incluir desplazamiento a izquierda y hold  
 utilidad: conversión serie-paralelo

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{t_p + t_{su}}$$

# Contadores asíncronos (divisores de frecuencia)

FF-T



- tienen estados espúreos
- para hacer cuentas de módulo  $< 2^n$  usar puertas que hagan reset
- reset síncrono: q se active al llegar a última cuenta deseada
- reset asíncrono: q se active al llegar a la primera cuenta no deseada


**cuidado**  
contador módulo 8 = 0, 1, 2, 3, 4, 5, 6, 7

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{n \cdot t_p}$$

a frecuencias tan altas se confunden las cuentas espúreas.

## Contadores síncronos:

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{t_p + t_{comb} + t_{su}}$$



ejemplo: Diseñar contador síncrono módulo 5 con FF JK

1- ¿Cuántos JK necesitamos?  $2^2=4, 2^3=8 \rightarrow 3 FF$

2- Recordemos la tabla de verdad del JK y Hagamos su tabla de excitaciones

J	K	Q <sub>t+1</sub>
0	0	Q <sub>t</sub>
0	1	0
1	0	1
1	1	$\bar{Q}_t$

Q <sub>t</sub>	Q <sub>t+1</sub>	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0


3- Hagamos la tabla de verdad del circuito

Estado Actual	Estado Siguiente			Excitaciones						
	Q <sub>c</sub>	Q <sub>b</sub>	Q <sub>a</sub>	J <sub>c</sub>	K <sub>c</sub>	J <sub>b</sub>	K <sub>b</sub>	J <sub>a</sub>	K <sub>a</sub>	
0	0	0	0	0	0	0	0	0	1	X
1	0	0	1	0	1	0	X	X	X	X
2	0	1	0	0	X	0	X	0	1	X
3	0	1	1	1	0	X	X	1	X	1
4	1	0	0	0	X	1	0	X	0	X
5	1	0	1	X	X	X	X	X	X	X
6	1	1	0	X	X	X	X	X	X	X
7	1	1	1	X	X	X	X	X	X	X
8	1	0	0	0	0	0	0	X	1	0
9	1	1	0	0	0	0	0	X	1	0
10	1	1	1	0	0	0	0	X	1	0

Implementación mínimo coste: Suponemos que nunca se entrará en los estados 5, 6 y 7 (teóricamente no se entrará). Permitirá un circuito combinacional más simple.


Implementación mínimo riesgo: si por ruido se entrara en 5, 6, 7 se volvería al cero.

4. Elegimos mínimo coste. Hay que hacer 6 Karnaugh's



5. Lo implementamos

$$J_c = Q_a Q_b, K_c = 1, J_b = Q_a, K_b = Q_a, J_a = \bar{Q}_c, K_a = 1$$




La estructura de los contadores síncronos se puede implementar casi siempre en una PAL registrada

## C.I. comerciales

74190 - contador módulo 10

- up/down
- parallel load
- cascadable
- RCO: se activa subiendo en 9 bajando en 0
- CTEN: count enable




contadores LS 160 - muy típicos

4 modelos: módulo 10, 16 con reset síncrono o asíncrono  
TC - terminal conut para conectar a CEP (count enable) y cascador

Si hay que hacer contador de módulo menor al dado; puertas lógicas que hagan reset en la cuenta adecuada (según síncrono o asíncrono)

Contadores con registros de desplazamiento:

Contador en anillo




Contador Johnson





# TEMA 1. Introducción a la Electrónica Digital.

1. Introducción
2. Circuitos Lógicos
3. Familias Lógicas
4. Circuitos y Subsistemas Combinacionales
5. Bistables y Temporización
6. Circuitos



Onda Ideal




Onda Real



Temperaturabhängigkeit der Diffusionskoeffizienten

1. Temperaturabhängigkeit
2. Diffusionskoeffizient
3. Formeln
4. Diffusionskoeffizienten
5. Diffusionskoeffizienten
6. Diffusionskoeffizienten



# TEMA 2. CIRCUITOS LÓGICOS

- Variable lógica: Puede tomar dos valores ( $\{0, 1\}$ )
- Función lógica: su resultado es una variable lógica
- Puerta lógica: Implementación en Circuito electrónico de una función lógica.

ejemplo:  $F(a,b,c,d) = a \cdot b + c \cdot d + b \cdot c$   
 ↑ variables lógicas



operaciones básicas  $\cdot, +$

## - Funciones de una única variable

$F(a) = a$



A	Z
0	0
1	1

$F(a) = \bar{a}$



A	Z
0	1
1	0


## - Función de varias variables

$F(a,b,c,d)$   $2^4$  posibles

a	b	c	d	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

$F(a,b,c,d) = a \cdot b + c \cdot d + b \cdot c$

↑  
 $\frac{1}{8}$     $\frac{1}{4}$     $\frac{1}{2}$    mucha frec.



Funciones de dos variables

$Z = A \cdot B$

A	B	Z
0	0	0
0	1	0
1	0	0
1	1	1



IEEE



$Z = A + B$

A	B	Z
0	0	0
0	1	1
1	0	1
1	1	1



IEEE



$Z = \overline{A \cdot B}$

NAND



$Z = \overline{A + B}$

NOR




Puertas no tan básicas:

$Z = A \oplus B$

XOR (ORE)

A	B	Z
0	0	0
0	1	1
1	0	1
1	1	0



suma binaria (excepto el que se lleva 1)

$Z = \overline{A \oplus B}$

XNOR (NORE)




detector de iguales

A	B	Z
0	0	1
0	1	0
1	0	0
1	1	1

ejemplo:

$F(a, b, c, d) = a \cdot b + c \cdot d + b \cdot c$



# Álgebra de Boole

$$a + (b \cdot c) = (a + b) \cdot (a + c)$$

- Conjunto: Variables lógicas
- Operaciones: +, ·
- Propiedades axiomáticas:

- Conmutativa  $a + b = b + a$  ;  $a \cdot b = b \cdot a$
- Elem. neutros  $a + 0 = a$  ;  $a \cdot 1 = a$
- Asociativa  $a + (b + c) = (a + b) + c$  ;  $a \cdot (b \cdot c) = (a \cdot b) \cdot c$
- Distributiva  $a \cdot (b + c) = a \cdot b + a \cdot c$  ;  $a + (b \cdot c) = (a + b) \cdot (a + c)$
- Complementariedad  $a + \bar{a} = 1$  ;  $a \cdot \bar{a} = 0$

$$\begin{aligned} (a+b) \cdot (a+c) &= a \cdot a + a \cdot c + b \cdot a + b \cdot c \\ &= a(1+c+b) + bc \\ &= a + bc \end{aligned}$$

## • Teoremas

De 1 variable:  $a + 1 = 1$        $a + a = a$   
 $a \cdot 0 = 0$        $a \cdot a = a$

De varias variables: ...


## Leyes de De Morgan

- 1)  $\overline{A \cdot B \cdot C \cdot \dots} = \bar{A} + \bar{B} + \bar{C} + \dots$
- 2)  $\overline{A + B + C + \dots} = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \dots$

permite convertir productos en sumas y sumas en productos  
 ej  $A + B = \overline{\overline{A+B}} = \overline{\bar{A} \cdot \bar{B}}$


Podemos representar cualquier función lógica con puertas NAND o puertas NOR

ejemplo:



ejemplo

$$A + B = \overline{\overline{A + B}} = \overline{\overline{A} \cdot \overline{B}}$$




ejercicio:

Sea  $F = ab + bc + ad$  sólo como sumas y sólo como productos.

SOLO con (and)


$$F = ab + bc + ad = \overline{\overline{ab + bc + ad}} = \overline{\overline{ab} \cdot \overline{bc} \cdot \overline{ad}}$$

Sólo con puertas NAND de 2 entradas



SOLO con (NOR de 2 entradas)

$$F = ab + bc + ad = \overline{\overline{ab + bc + ad}} = \overline{(\overline{a + b}) + (\overline{b + c}) + (\overline{a + d})}$$



¿Porque utilizar tantas puertas del mismo tipo, con lo sencillo que era inicialmente?

- Por razones de stock
- Se venden chips con muchas puertas NAND o NOR

## Tablas de Verdad

Se da la salida para cada combinación de las entradas

ej:

	A	B	C	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5	1	0	1	0
6	1	1	0	0
7	1	1	1	1

F vale 1 cuando

- o A y B son 0 y C es 1
- o A y C son 0 y B es 1
- o A es '0' y B y C son 1
- o A y B y C son 1

$$F = \underbrace{\bar{A} \cdot \bar{B} \cdot C}_{\text{miniterminos}} + \underbrace{\bar{A} \cdot B \cdot \bar{C}}_{\text{miniterminos}} + \underbrace{\bar{A} \cdot B \cdot C}_{\text{miniterminos}} + \underbrace{A \cdot B \cdot C}_{\text{miniterminos}}$$

(productos de variables)

Minitérmino canónico: contiene todas las variables

Función canónica: son todo miniterminos canónicos

Al estar ABC juntos se puede ~~para~~ utilizar su representación decimal

$$F(A, B, C) = \sum(1, 2, 3, 7)$$

$$\bar{F}(A, B, C) = \sum(0, 4, 5, 6)$$

$$\bar{F} = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$

$$F = \overline{\bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}}$$
$$= \overline{\bar{A}\bar{B}\bar{C}} \cdot \overline{\bar{A}\bar{B}C} \cdot \overline{\bar{A}B\bar{C}} \cdot \overline{A\bar{B}\bar{C}}$$

$$F = \underbrace{(A+B+C)}_{\text{Maxiterminos}} \cdot \underbrace{(\bar{A}+\bar{B}+C)}_{\text{Maxiterminos}} \cdot \underbrace{(\bar{A}+B+\bar{C})}_{\text{Maxiterminos}} \cdot \underbrace{(\bar{A}+\bar{B}+C)}_{\text{Maxiterminos}}$$

Maxiterminos

Maxiterminos canónicos si tienen todas las variables  
Los decimales que representan a un maxitermino es lo contrario (negado) (es decir  $A+\bar{B}+C$  es el  $110 = 6$ )

$$F(A, B, C) = \prod(0, 4, 5, 6)$$

# Tabla de verdad

↳ Suma de productos (miniterminos)  $\Sigma (1,2,3,7)$

↳ Producto de sumas (maxiterminos)  $\Pi (0,4,5,6)$

donde estan los unos



En productorio cambian los sentidos lógicos de las variables

donde estan los ceros.  
Al pasar lo al productorio era al reves

0 → (A+B+C)  
4 → 100 → (A+B+C)

ej:

OR

$$Z = A + B$$

A	B	Z
0	0	0
0	1	1
1	0	1
1	1	1

$$Z(A, B) = \sum_2^m (1, 2, 3) = \overline{A}B + A\overline{B} + AB$$

indica que hay 2 variables  
indica miniterm.  
valores decimales donde vale 1

$$Z(A, B) = \prod_2^M (0) = \overline{(A+B)}$$

las dos a 1 porque en maxiterminos es al reves

$$\overline{Z}(A, B) = \sum_2^m (0) = \overline{A}\overline{B}$$



ej: NAND  $\overline{AB}$

A	B	Z
0	0	1
0	1	1
1	0	1
1	1	0

$$Z(A, B) = \sum_2 m(0, 1, 2) = \overline{A}\overline{B} + \overline{A}B + A\overline{B}$$

$$Z(A, B) = \prod_2 M(3) = \overline{A+B}$$

$$\overline{Z}(A, B) = \sum_2 m(3) = A \cdot B$$

ej: XOR

A	B	Z
0	0	0
0	1	1
1	0	1
1	1	0

$$Z(A, B) = \sum_2 m(1, 2) = \overline{A}B + A\overline{B}$$

$$Z(A, B) = \prod_2 M(0, 3) = (A+B) \cdot (\overline{A+B})$$

$$\overline{Z}(A, B) = \sum_2 m(0, 3) = \overline{A}\overline{B} + AB$$

expresión formal del XOR

$$A \oplus B := \overline{A}B + A\overline{B}$$

### Minimización de funciones

ej:

$$F(a, b) = \overline{ab + \overline{a}b + \overline{b}a} = \overline{ab} \cdot \overline{\overline{a}b} \cdot \overline{\overline{b}a} = (\overline{a} + \overline{b}) \cdot (a + \overline{b}) \cdot (b + \overline{a})$$

$$= (\overline{a}a + \overline{a}\overline{b} + \overline{b}a + \overline{b}\overline{b}) \cdot (b + \overline{a})$$

$$= \overline{b} \cdot (1 + a + \overline{a}) \cdot (b + \overline{a})$$

$$= \overline{b} \cdot (b + \overline{a})$$

$$= \overline{a}\overline{b}$$

Sacar factor común es muy útil

$$ab + a\overline{b} = a$$

Habia una forma mas facil

$$F(a, b) = \overline{ab + \overline{a}b + \overline{b}a}$$

$\uparrow$       $\uparrow$       $\uparrow$   
 11    01    10

F vale 1 cuando no  
11, 01, 10

⇒ F vale 1 cuando 00

# Mapas de Karnaugh

a	b	F
0	0	0
0	1	1
1	0	1
1	1	1

a	0	1
b	0	1
0	0	1
1	1	1

$\rightarrow a\bar{b} + ab = a$   
 $\rightarrow b\bar{a} + ba = b$

$F = a + b$

$F = \bar{a}b + a\bar{b} + ab = b(\bar{a} + a) + a\bar{b}$   
 $= b + a\bar{b}$  DISTRIBUTIVA RARA  
 $= (b + a)(b + \bar{b})$   
 $= b + a$

$F(a, b) = \sum_2 m(1, 2, 3) = \prod_2 M(\emptyset)$

se puede también agrupar por ceros (con maxiterminos)

a	0	1
b	0	1
0	0	1
1	1	1

el Maxitermino correspondiente a 00  
 $\rightarrow F = (\bar{a} + \bar{b})$

## Ejemplo 2.

a	b	F
0	0	1
0	1	1
1	0	1
1	1	0

a	0	1
b	0	1
0	1	1
1	1	0

$F = \bar{a} + \bar{b}$

### ejemplo 3

a	b	F <sub>3</sub>
0	0	0
0	1	1
1	0	1
1	1	0

es una XOR

por unos

b \ a	1	0
1	0	1
0	1	0

$\rightarrow a\bar{b}$  (pointing to the 1 in row 1, col 0)  
 $\rightarrow \bar{a}b$  (pointing to the 1 in row 0, col 1)

$$F_3 = \bar{a}b + a\bar{b}$$

por ceros

b \ a	1	0
1	0	1
0	1	0

$\rightarrow \bar{a} + \bar{b}$  (pointing to the 0 in row 1, col 1)  
 $\rightarrow a + b$  (pointing to the 0 in row 0, col 0)

$$F_3 = (a+b) \cdot (\bar{a} + \bar{b})$$

### ejemplo 4

b \ a	0	1
0	1	1
1	1	1

$$F = 1$$

únicamente se pueden agrupar potencias de 2.

(si agrupas solo 3, no puedes simplificar)

### ejemplo 5. Karnaugh de 3 variables

a	b	c	F <sub>3</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$F(a,b,c) = \sum_3 m(1, 2, 4, 5, 6)$$

$$= \prod_3 M(0, 3, 7)$$

ab \ c	00	01	10	11
0				
1				

NO SON VECINAS!

Para que dos celdas sean vecinas, tiene que mantenerse al menos 1 variable constante de las de arriba

reordenar

ab \ c	00	01	11	10
0	0	1	1	1
1	1	0	0	1

$\rightarrow \bar{b}c$  (pointing to the 1 in row 1, col 0)  
 $\rightarrow \bar{b}\bar{c}$  (pointing to the 1 in row 0, col 0)  
 $\rightarrow a\bar{b}$  (pointing to the 1 in row 0, col 1)

$$F = \bar{a}\bar{b} + \bar{b}\bar{c} + \bar{b}c$$

$$F = (\bar{b} + \bar{c}) \cdot (a + b + c)$$

es un cilindro

ejemplo 6

c \ ab	00	01	11	10
0	1	0	1	1
1	1	0	1	1

$a + \bar{b}$  (green arrow pointing to column 01)  
 $a$  (red arrow pointing to column 11)  
 $\bar{b}$  (red arrow pointing to column 10)

$$F = a + \bar{b}$$

ejemplo 7

c \ ab	00	01	11	10
0	1	1	1	0
1	0	1	1	0

$$F = b + \bar{a}\bar{c}$$

$$F = (\bar{a} + b) \cdot (b + \bar{c})$$

ejemplo 8

a \ bc	0	1
00	0	0
01	1	0
11	1	1
10	0	0

$$F = bc + \bar{a}c$$

$$F = c \cdot (\bar{a} + b)$$

ejemplo 9

a \ bc	0	1
00	1	0
01	0	1
11	1	0
10	0	1

$$F = \bar{a}\bar{b}\bar{c} + \bar{a}bc + \bar{a}bc + ab\bar{c}$$

$$F = (\bar{a} + b + c) \cdot (\bar{a} + \bar{b} + c) \cdot (a + b + c) \cdot (\bar{a} + \bar{b} + c)$$

(0,0,0) (1,0,1) (0,1,1) (0,0,1)  
 (1,0,0) (0,0,1) (1,1,1) (0,1,0)

ejemplo 10

a \ bc	0	1
00	1	1
01	1	0
11	0	1
10	1	1

$$F = \bar{c} + \bar{a}\bar{b} + ab$$

$$F = (\bar{a} + b + \bar{c}) \cdot (a + \bar{b} + \bar{c})$$

ab \ bc	00	01	11	10
0	1	1	0	1
1	0	1	1	1

bien

ab \ bc	00	01	11	10
0	1	1	0	1
1	0	1	1	1

bien

ab \ bc	00	01	11	10
0	1	1	0	1
1	0	1	1	1

mal, nos hemos parado.

F sería correcta pero no estaría minimizada

## Karnaugh de 4 variables

ejemplo

se une tb por arriba

a	b	c	d	F
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	0	0
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	1	0

ab \ cd	00	01	11	10
00	1	1	1	1
01	1	1	0	0
11	0	0	1	1
10	0	1	0	1

$\bar{c}d$

$\bar{a}\bar{c}$

$acd$

$\bar{a}\bar{b}\bar{d}$

$\bar{a}\bar{b}\bar{d}$

Cuanto más agrupamos, menor es el mintermino

1	1	1	1
1	1	0	0
0	0	1	1
0	1	0	1

$$F = (\bar{a} + c + d) \cdot (a + \bar{c} + \bar{d}) \cdot (a + b + \bar{c}) \cdot (\bar{a} + \bar{b} + \bar{c} + d)$$

ejemplo

ab \ cd	00	01	11	10
00	1	0	1	1
01	1	1	1	0
11	0	0	0	0
10	1	1	1	1

ejemplo

ab \ cd	00	01	11	10
00	1	1	1	1
01	0	0	0	0
11	0	0	1	1
10	1	0	0	1

MAL!

ab \ cd	00	01	11	10
00	1	1	1	1
01	0	0	0	0
11	0	0	1	1
10	1	0	0	1

$acd$

$\bar{b}\bar{d}$

¡los 4 extremos son vecinos!

Ejercicio: Circuito NAND de 2 entradas  
 q detecte cuando 2 de 4 pulsadores estan activos



ab \ cd	00	01	11	10
00	0	0	1	0
01	0	1	1	1
11	1	1	1	1
10	0	1	1	1

Todas las agrupaciones  
 tienen al menos un  
 termino propio  
 → esta bien


$$F = cd + ab + bd + ad + bc + ac$$

era lógico: son todas las parejas

Nota: el circuito  
 de 2 de 4 pulsadores  
 es un NAND de 4 entradas


### Problema A-3

Socio A	45%
Socio B	30%
Socio C	15%
Socio D	10%



se acepta si se consigue 50% ..

A	B	C	D	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1



$$Z = AB + AC + AD + CDB$$

$$Z = (A+B) \cdot (A+C) \cdot (A+D) \cdot (B+C+D)$$


### Problema A-5

Iluminación discoteca  $\left\{ \begin{array}{l} \text{roja} \\ \text{azul} \\ \text{verde} \\ \text{laser} \end{array} \right.$

E — apaga todo el equipo cuando está a cero

Roja — A ó B y no C  
Azul — no B ó D y no A  
Verde — no C ó D

Rayo laser — un nº par de luces encendidas




$$R = E(A + B\bar{C})$$

$$B = E(\bar{B} + D\bar{A})$$

$$G = E(\bar{C} + D)$$

$$L = E \cdot (RB + RG + BG) \cdot (\overline{RBG})$$

¿L está minimizado?



$$L = \bar{R}BG + R\bar{B}\bar{G} + R\bar{B}G$$

Haciendo Karnaugh de 5 variables para 4 funciones habría sido bárbaro.

**Funciones Incompletas. No totalmente especificados**

$$F(a, b, c, d) = \sum_4 m(1, 2, 4, 7, 13, 14) + 0(8, 6, 8, 9)$$

(F)

cd \ ab	00	01	11	10
00	X	1	0	X
01	1	0	1	X
11	0	1	0	0
10	1	X	1	0

no especificadas

¿qué hago con X?

serán ceros cuando quiera  
serán unos cuando quiera  
según lo que más convenga

$$F = \bar{b}\bar{c} + \bar{a}\bar{d} + \bar{a}bc + a\bar{c}d + bcd$$

**Karnaugh de 5 variables**

abc \ de	000	001	011	010	110	111	101	100
00	1							1
01			1			1		
11			1			1		
10	1		1	1	1	1		1

← sólo cambia un bit

sabiendo

se refleja

- 00
- 01
- 11
- 10
- 01
- 00

y se añade 0 a los 4 primeros y 1 a los 4 sig.

Con 4 variables se haría también un reflejo de todo y la mitad ceros y la mitad unos

Se llama Código GRAY

$\bar{C}\bar{D}\bar{E}$

se pliega

$A\bar{D}\bar{E}$

este no podría coger una fila de 4

Porque amigos de distintas tablas tienen que tener simetría

Existen algoritmos matemáticos que simplifican las funciones (lo que hacen los ordenadores)



DE \ ABC	000	001	011	010	110	111	101	100
00	1	1	1	0	1	1	0	0
01	1	0	1	0	1	0	0	1
11	0	1	1	0	1	0	1	0
10	1	1	1	0	0	1	1	1

$\bar{a} \bar{b} \bar{e}$   
 $\bar{a} b c$   
 $\bar{b} \bar{c} d e$   
 $\bar{b} c d$   
 $\bar{b} d e$   
 $b c \bar{e}$   
 $a b \bar{c} \bar{d}$   
 $a b \bar{c} e$

### Problema


Diseña circuito NOR 2 entradas que detecte números primos entre el cero y el veinte

a	b	c	d	e	F
0	0	0	0	0	0
0	0	0	0	1	1
0	0	0	1	0	0
0	0	0	1	1	1
0	0	1	0	0	0
0	0	1	0	1	1
0	0	1	1	0	1
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	0	1	0
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	0	1	1
...	...	...	...	...	...

cde \ ab	000	001	011	010	110	111	101	100
00	0	1	1	1	0	1	1	0
01	0	0	1	0	0	0	1	0
11	x	x	x	x	x	x	x	x
10	0	1	1	0	x	x	x	0

$$F = \overline{B E} + \overline{A} \overline{B} \overline{C} \overline{D} + \overline{C} D E + C \overline{D} E$$


$$= \overline{(B + E)} + \overline{(A + B + C + D)} + \overline{(C + D + E)} + \overline{(C + D + E)}$$






# TEMA 3. FAMILIAS LÓGICAS

- Fan-out: el 1 que da una puerta lógica no puede utilizarse para infinitas puertas; "todas tienen que comer". Fan-out es el máximo de puertas
- Unidad de carga: U.L. (Unit Load).  
la unidad con la cual se mide la corriente  
ej U.L. = 1.5 mA de una familia de puertas
- Fan-In: el número de unidades de carga que pide una cierta puerta; ej Fan-In de 7 unidades de carga
- Tensiones Umbrales




## Márgenes de ruido



$\Delta 1$ : la tensión que se puede perder en el cable margen de ruido para el 1

$\Delta 0$ : la tensión que se puede absorber en el cable margen de ruido para el 0




### Datos del fabricante

- $V_{OH\ min}$
- $V_{OL\ max}$
- $V_{IH\ min}$
- $V_{IL\ max}$
- $I_{OH}$
- $I_{OL}$
- $I_{IH}$
- $I_{IL}$
- $\Delta 1$
- $\Delta 0$
- Fan-out

Exactamente lo mismo ocurre para corrientes

- $I_{OH} < 0$  (corriente sale)
- $I_{OL} > 0$  (corriente entra)
- $I_{IH} > 0$  (entra)
- $I_{IL} < 0$  (sale)

## → Tiempo de propagación




El tiempo que tarda en reaccionar a un cambio en la entrada.  
Es decir, lo que tarda en "calcular" la salida

$$t_{PD} = \frac{t_{PLH} + t_{PHL}}{2}$$

↑ tiempo de propagación

## → slew-rate

$t_f, t_r$ : El tiempo que tarda en conmutar entre 1 ó 0. Cuanto más corto, más caro.




$$\text{slew-rate} = \frac{(V_{OH} - V_{OL}) \times 80\%}{t_f \text{ (ó } t_r)}$$

slew-rate es la pendiente

## → Potencia consumida

$$P = P_{dinamic} + P_{static}$$



cuanto más rápido se conmuta, más potencia dinámica se gasta.  
ej: microprocesador

# Clasificación familias lógicas

## Transistores Bipolares

## Transistores MOS

- TTL**
- la 1ª q triunfó
  - estandarizó todo (nombres, parámetros)
  - 74** = TTL estándar
- ECL**
- muy caro
  - muy rápido
  - fallo: poco margen de ruido

- puerta de metal
- puerta de silicio **74C**

Vamos a utilizar, para 'entender', una familia histórica que no se utiliza.

## Familias Históricas


### Familia RTL

- no llegó a ser comercial
- poco margen de ruido

valores típicos

- $R = 450 \Omega$
- $R_L = 640 \Omega$
- $V_{cc} = 5V$
- $\beta = 100$



ej: puerta NOT



si  $A = '0'$ , A conectado a tierra  
 $\rightarrow$  transistor en corte  
 $\rightarrow S = V_{cc} - R_L I_c = '1'$  lógico

si  $A = '1'$ , transistor en saturación (está diseñado así)  
 $S = 0.2V \approx 0 = '0'$  lógico


ej: puerta NOR



A	B	TRT	S
0	0	corte	0
0	1	sat	1
1	0	sat	1
1	1	corte	0

} está en sat porque el '1' se reparte entre el '0' = tierra que llega, y la tierra del transistor


ejemplo:



Calcular:

a) la tensión de salida  $V_s$  si se le conectan  $n$  puertas

El transistor está en corte, y los demas están en saturación, por tanto



Por una parte

$$\textcircled{1} I_L = n \cdot I_B$$

por otra

$\textcircled{2}$

$$I_B = \frac{V_s - V_{BE}}{R_B}$$

$$\textcircled{3} I_L = \frac{V_{cc} - V_s}{R_L}$$

utilizando  $\textcircled{1}$ ,  $\textcircled{2}$  y  $\textcircled{3}$

$$\frac{V_{cc} - V_s}{R_L} = n \cdot \frac{V_s - V_{BE}}{R_B}$$


$$R_B V_{cc} - R_B V_s = R_L n V_s - R_L n V_{BE}$$

$$V_s (R_L n + R_B) = R_B V_{cc} + R_L n V_{BE}$$

$$V_s = \frac{R_B V_{cc} + R_L n V_{BE}}{R_L n + R_B}$$

$$V_s = \frac{2.25 + 0.45 n}{0.45 + 0.64 n}$$

b) El número de puertas que podemos conectar (fan-out) que garantice la saturación de los transistores ( $\beta = 100$ )



apartado a)

$$V_s = I_B R_B + V_{BE}$$

$$I_B > \frac{I_c}{\beta}$$

$$V_s > \frac{I_c}{\beta} R_B + V_{BE}$$

$$I_c = \frac{V_{CC} - V_{CE SAT}}{R_L}$$

$$V_s = \frac{2'25 + 0'45 n}{0'45 + 0'64 n}$$

apartado a)

$$\frac{2'25 + 0'45 n}{0'45 + 0'64 n} > \frac{V_{CC} - V_{CE SAT}}{R_L \beta} R_B + V_{BE}$$

$$> \frac{2'115}{64000} + 0'7 = 0'7330$$

$$2'25 + 0'45 n > 0'3299 + 0'46915 n$$

$$0'01915 n < 1'9201$$

$$n < 100'3$$

$$\text{fan-out} = 100$$


nota: con el máximo fan-out;  $V_s$  da justo lo necesario para alimentar a 100 puertas. No puede caer nada en el cable.  
Margen de ruido = 0V

Si  $n$  es menor, menos corriente por  $R_L$  de 1ª puerta, y mayor  $V_s$ . Esta  $V_s$  podrá caer hasta el  $V_s$  dado por el fanout.

c) Pot. en la puerta excitadora  $P = V_{CC} \cdot I_c = V_{CC} \cdot \frac{V_{CC} - V_s(n)}{R_c}$

# Familia DTL

NAND



- Caso  $A = B = C = 1$ 
  - Por diseño será mayor  $V_A, V_B, V_C$  que a la derecha de los diodos  $V_1$
  - ↳ Diodos A, B, C - OFF
  - ↳ Diodos  $D_1, D_2 \rightarrow ON \rightarrow TRT = \text{saturado} \rightarrow S = 0'2 = '0'$   
(gracias a la polarización de diseño (pej  $R_2$ ))
- Caso cualquier entrada = '0'  $\rightarrow$  Diodo = ON  
la corriente que da  $V_{cc}$  la chupa tierra.  
 $D_1$  y  $D_2$  necesitan  $2 \times 0'7$  para conducir; gana el diodo de la entrada  
 $\rightarrow TRT = \text{corte} \rightarrow S = 1$

## ejercicio

Cálculo  $V_{IHmin}$ : en HIGH uno de los 3 diodos de la entrada debe conducir (pej el DA)

$$\left. \begin{array}{l} V_{DA} = V_1 - V_A \\ V_{DA} > 0'7 \end{array} \right\} \begin{array}{l} V_A = V_{IH} \\ V_{IHmin} = V_1 - 0'7 = 1'4V \end{array}$$

$V_1 = 0'7 + 0'7 + 0'7 = 2'1$

Potencia en HIGH:

$$I_{R1} = \frac{V_{cc} - V_1}{R_1} = \frac{V_{cc} - 2'1}{R_1}$$

$$I_{R2} = \frac{V_{BE}}{R_2} = \frac{0'7}{R_2}$$

$$I_{RL} = \frac{V_{cc} - V_{CE}}{R_L} = \frac{V_{cc} - 0'2}{R_L}$$

Pot consumida =  $V_{cc} \cdot (I_{R1} + I_{RL})$  la que sacamos de la batería

$$Pot \text{ disipada} = I_{R1}^2 R_1 + I_{R2}^2 R_2 + I_{RL}^2 R_L$$




# Familias Comerciales

## - Familia TTL

TTL  $\equiv$  transistor transistor logic

Fue la 1ª que funcionó muy bien  
Estandarizó todo  $\rightarrow V_{IH}, V_{IL}, \dots$

NAND - Salida Totem Pole



• Supongamos  $A = B = C = '1'$

$T_1$ : BE = OFF

BC = ON !! (se llama activo inverso)

$\rightarrow T_2$ : saturado  $\rightarrow$  cortocircuito Vce

$\rightarrow T_3$ : saturado  $\rightarrow T_4$  corte

$\rightarrow S = '0'$

¿Porque? ( $V_{BE} = 0.9 - 0.7$ )  
Por el Diode  $= 0 < 0.7$

• Supongamos cualquier entrada = '0'

$\rightarrow$  sumidero: absorbe corriente  $\rightarrow$  Tanto por  $R_1$  como de  $T_2$

$\rightarrow$  a  $T_2$  le absorben corriente  $\rightarrow$  Corte muy rápido (conmutación veloz)

$\rightarrow T_3$ : corte  $\rightarrow T_4$ : saturado

$\rightarrow S = V_{cc} - I_{R4} R_4 - V_{CE_{T4}} - V_D = '1'$

Diodos de protección contra sobretensiones negativas que podrían quemar  $T_1$  (absorbería mucha corriente)


se absorben si  $V_{A,B,C} < -0.7$

## Salida Open-Collector


quitando  $R_4$ ,  $T_4$  y  $D$

Funciona igual en LOW  
En HIGH no saca 1's

solo saca ceros!




Se puede solucionar conectando un  $V_{cc}$  fuera  
si el open-collector saca cero, chupa el  $V_{cc}$   
si el open-collector está en high, aunque no lo marque el, lo saca  $V_{cc}$



## Puerta AND cableada (wired AND)

uniendo varias puertas open-collector; se consigue 'sumarlas' sólo con un cable.




En exámenes suele caer cálculo de  $R_{ext}$

con que cualquiera ponga un '0', se lleva toda la corriente de  $V_{cc}$ .

→ Actúa como AND  
Sólo da '1' si todas son '1'

se utiliza en la conexión de periféricos a un microprocesador

## Salida Triestado



$I = 1$  → actúa como puerta normal


$I = 0$  → la puerta saca ni '1' ni '0'  
saca 'ALTA IMPEDANCIA'  
(como si fuera un cable al aire)  
(en realidad son 60Ω)

	A	B	I	S
	X	X	0	Z
puerta AND	0	0	1	0
	0	1	1	0
	1	0	1	0
	1	1	1	1

se consigue cuando los 2 transistores del Totem-Pole están en corte gracias a la entrada  $I$

Utilidad: varios chips conectados a un mismo bus de datos. Cuando uno de ellos da datos, los demás deben estar desconectados (alta impedancia) lo cual lo puede controlar el  $\mu P$  con la  $I$ .

estructura triestado



$E = 0 \rightarrow T_2$  corte  
 Todo sigue como si nada  
 $S = \bar{A}$

si  $E = 1 \rightarrow T_2$  saturación  
 $\rightarrow$  conexión a tierra  
 $\rightarrow$  chupa corriente  
 $\rightarrow T_4$  corte (diodo)  
 $\rightarrow T_2$  corte  $\rightarrow T_3$  corte

$T_3$  &  $T_4$  corte  $\Rightarrow S = Z$   
 alta impedancia

ejercicio: Open Collector  $\rightarrow$  calcular  $R_{ext} = R_{pu}$   
pull up

$p$  open collectors atacan a  $n$  TTL's :

Calcular  $R_{pu}$  :  $R_{min} < R_{pu} < R_{max}$

$\rightarrow R_{pu}$  debe ser  $> R_{min}$  para que cuando la salida  $S$  sea un '0', no absorban tanta corriente que se quemen, o no tengan suficiente  $V_{cc}$  como para salir de saturación


$\rightarrow R_{pu}$  debe ser  $< R_{max}$  para que permita un '1' en  $S$  cuando los open collectors estén todos en corte.

Datos :

- $V_{cc} = 5V$
- $V_{OL} = 0.2V$  |  $V_{OHmin} = 2.4V$
- $I_{IL} = -16mA$  |  $I_{IH} = 40\mu A$
- $I_{OL} = 16mA$
- $I_{fugas CE corte} = 250\mu A$

• caso  $S = 1$  :  $R_{min}$

Peor caso: un sólo transistor en saturación (él se lleva toda la tensión) corriente)



$$I_R + n I_{IL} < I_{OLmax} + (p-1) I_{fugas}$$


$$I_A = \frac{V_{cc} - V_{OL}}{R_{pu}}$$

$V_{OL} = V_S$

$$\frac{V_{cc} - V_{OL}}{R_{pu}} + n I_{IL} < I_{OLmax} + (p-1) I_{jug}$$

$$R_{min} = \frac{V_{cc} - V_{OLmin}}{I_{OLmax} + (p-1) I_{jug} - n I_{IL}}$$

• caso  $S = 1$ ;  $R_{max}$



$$V_s > V_{OHmin}$$

$$V_s = V_{cc} - I_R R_{pu}$$

$$I_R = n I_{IH} + p I_{jug}$$

$$V_{cc} - (n I_{IH} + p I_{jug}) R_{pu} > V_{OHmin}$$

$$R_{pu} < \frac{V_{cc} - V_{OHmin}}{n I_{IH} + p I_{jug}} = R_{max}$$

$$R_{min} < R_{pu} < R_{max}$$

mas consumo  
mas rapido

menos consumo

siempre se calcula igual:

$$R_{min}: \left( \frac{V_{cc} - V_{OL}}{R} \right) + n I_{IL} < I_{OLmax} + (p-1) I_{jug}$$

$$R_{max}: V_s > V_{OHmin}$$

$$\left( V_{cc} - (n I_{IH} + p I_{jug}) R_{pu} \right)$$

normalmente  $I_{jug} = 0$

## Familia LSTTL

low-schottky TTL

- bajo consumo
- rápida

En lugar de multiemisor, se vuelve a diodos, pero diodos schottky (tensión umbral 0'3)

Algunas mejoras:

- $R_4, R_7, Q_0$  actuar como la anterior  $R$  pero más rápida
- $Q_3$  y  $Q_4$  crear un darlington
- $D_3$  y  $D_4$  diodos antiparalelos schottky (transistores de arriba conmutar más rápidamente)


# TRANSISTORES CMOS

- no funciona por corriente sino por tensión
  - ↳ consume menos
  - ↳ grandísimo fan-out
  - ↳ más pequeño (no hay Resistencias)
- ↳ pega: no puede alimentar cosas que necesiten corriente
- CMOS = complementary MOS
  - ↳ cada N tiene su P
  - ↳ si N en paralelo → P en serie
  - ↳ si P en serie → N en paralelo

↳ es muy facil implementar funciones lógicas:  
 ↳ es muy facil deducir la función lógica mirando la circuiteria.



## NOT




si A=0 → se conectan Vcc y S ⇒ '1'  
 si A=1 → se conectan  $\perp$  y S ⇒ '0'

Deducir S facilmente:  
 Para '1': camino en ON desde Vcc a S  
 Para '0': camino en ON desde  $\perp$  a S


## NOR

$$S = \overline{A + B}$$



## NAND

$$S = \overline{A \cdot B}$$



parte P → PMOS A y B serie  
 parte N → NMOS A y B paralelo

siempre complementarios

## Consumo CMOS

$$P = P_{\text{estatica}} + P_{\text{dinamica}}$$


↓  
no hay corriente  
no hay resistores  
 $P_{\text{estatica}} < 1\% \approx 0$

$$P_{\text{dinamica}} = P_T + P_L$$

60-80%      20-40%

$P_T$ : durante la conmutación  
mientras PMOS salen de saturación  
CMOS entrando en saturación  
Durante un instante hay un pico de corriente

$P_L$ : lo que se consume debido a la capacidad parásita



Utilizamos una fórmula para  $P_{\text{dinamica}}$  que incluye ambas.

$$P_{\text{dinamica}} = C_L \cdot V_{DD}^2 \cdot f_0$$

ejemplo: Implemente mediante función lógica CMOS la siguiente función lógica.

$$F = \overline{A}BC\overline{D} + \overline{A}BCD$$

Lo primero, comprobamos si es mínima

AB \ CD	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

por unos:

$$F = \overline{A}BC\overline{D} + \overline{A}BCD$$

$$= (\overline{A}B)(\overline{C}D + CD)$$

$$\overline{F} = A + B + (C + D)(\overline{C} + \overline{D})$$

por ceros:  $F = \overline{A}B(C + \overline{D})(\overline{C} + D)$

$$\overline{F} = A + B + \overline{C}D + C\overline{D}$$


Esas son las 4 formas de expresar F de manera mínima. Al montar el CMOS tendremos una red p y una red n

Red p → una expresión de F (de las dos posibles)

Red n → una expresión de  $\overline{F}$  (de las dos posibles)

En total hay 4 posibilidades para montar la función

Una forma es:




ejemplo:


Implemente con CMOS la función lógica  $Z = \overline{AB+CD}$   
necesitamos una expresión de  $Z$  para la red p  
y una expresión de  $\bar{Z}$  para la red n

$$Z = \overline{AB \cdot CD} = (\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D})$$

$$\bar{Z} = AB + CD$$



$F = \overline{AB+CD}$  se llama AOI  
and  $\rightarrow$  or  $\rightarrow$  inverted



Retardo:

El n° de ramas determina el retardo  
 $\rightarrow$  sólo hay 2 ramas  $\rightarrow$  igual que la NAND

AOI retarda igual que la NAND

otra ventaja de CMOS  $\rightarrow$  funciones lógicas complejas  
retardan poco.



ejercicio: utilizando catálogo TTL y CMOS  
 ↳ (Phillips semiconductors)

Datos de TTL (LS)

$$\begin{aligned} I_{IH \min} &= 20 \mu A \\ I_{IL \max} &= -0.4 \text{ mA} \\ I_{OH \min} &= -0.4 \text{ mA} \\ I_{OL \max} &= 8 \text{ mA} \end{aligned}$$

$$\begin{aligned} V_{IH \min} &= 2 \text{ V} \\ V_{IL \max} &= 0.8 \text{ V} \\ V_{OH \min} &= 2.7 \text{ V} \\ V_{OL \max} &= 0.5 \text{ V} \end{aligned}$$

- calcular fan-out

$$\text{fan-out}_H = \frac{0.4 \text{ mA}}{20 \mu A} = 20$$

$$\text{fan-out}_L = \frac{8 \text{ mA}}{0.4 \text{ mA}} = 20$$

$$\text{fan-out} = 20$$

- calcular  $\Delta 0$ ,  $\Delta 1$  márgenes de ruido

$$\Delta 1 = 2.7 - 2 = 0.7 \text{ V}$$

$$\Delta 0 = 0.8 - 0.5 = 0.3 \text{ V}$$

Datos de CMOS (74HC)


$$\begin{aligned} V_{IH} &= 3.1 \text{ V} \\ V_{OH} &= 4.9 \text{ V} \\ V_{OL} &= 0.1 \text{ V} \end{aligned}$$

- se puede conectar TTL a CMOS ?

$$\text{TTL: } V_{OH} = 2.7 \text{ V} \rightarrow \text{CMOS: } V_{IH} = 3.1 \text{ V} \quad \text{NO}$$

- y CMOS a TTL ?

$$\text{CMOS: } \begin{aligned} V_{OH} &: 4.9 \text{ V} \\ V_{OL} &: 0.1 \text{ V} \end{aligned} \rightarrow \text{TTL } \begin{aligned} V_{IH} &= 2 \text{ V} \\ V_{IL \max} &= 0.8 \text{ V} \end{aligned}$$



Handwritten notes at the top of the page, possibly a title or introductory text.

Handwritten notes in the upper middle section, including some mathematical expressions.

Handwritten equations and notes:

$$OS = \text{two-ndf}$$

$$OS = \frac{R_{in} \cdot R_{out}}{R_{in} \cdot OS} = \frac{1}{R_{in} \cdot OS} \text{ two-ndf}$$

$$OS = \frac{R_{in} \cdot R_{out}}{R_{in} \cdot OS} = \frac{1}{R_{in} \cdot OS} \text{ two-ndf}$$

Handwritten text below the equations, possibly a label for the next section.

Handwritten equations:


$$\Delta V_{FD} = S - F_{FD} = 1A$$

$$\Delta V_{FB} = S - F_{FB} = 0.8V$$


Handwritten notes in the middle right section, possibly describing a circuit or system.

Handwritten notes in the lower middle section, including some mathematical expressions.

Handwritten notes and labels above the diagrams, possibly identifying components or variables.




# Entradas de transición lenta



Schmitt trigger: permite señales que cambian a velocidades tan lentas como  $1 \text{ V/s}$

# Problemas de interconexión

Cuando se quieren conectar puertas de distintas familias.





Se debe cumplir

$$\begin{aligned} V_{OH_A} &\geq V_{IH_B} \\ V_{OL_A} &\leq V_{IL_B} \\ |I_{OH_A}| &> |I_{IH_B}| \\ |I_{OL_A}| &> |I_{IL_B}| \end{aligned}$$

ejemplos:

LV = low voltage familia que se alimenta con 3.3V en lugar de 5V (menor consumo)



(\*) la familia LV lleva diodos de protección por si recibe tensiones altas

**Problema.**


Queremos conectar un TTL estandar salida totem-pole a 5 inversores CMOS. Queremos que  $\Delta 1 = 1V$

Datos:

TTL ( $V_{CC} = 5V$ )	CMOS ( $V_{DD} = 5V$ )
$I_{OH\ max} = -0.4\ mA$	$I_{IH\ max} = 5\ nA$
$I_{OL\ max} = 16\ mA$	$I_{IL\ max} = -5\ nA$
$V_{OH\ min} = 2.4\ V$	$V_{IL\ max} = 1.5\ V$
$V_{OL\ max} = 0.5\ V$	$V_{IH\ min} = 3.5\ V$

Vamos a probar de tres formas:

a) Directo



"0":

$$V_{OL\ max} < V_{IL\ max} \quad SI$$

$$I_{OL\ max} > 5 \cdot I_{IL\ max} \quad SI$$


"1":

$$V_{OH\ min} > V_{IH\ min} \quad NO!$$


$$I_{OH\ max} > 5 \cdot I_{IH\ max} \quad SI$$

No es posible la interconexión directa. Si lo fuera, deberíamos comprobar los márgenes de ruido.

b) Mediante una resistencia pull-up




"0":



$R_{min}$  para que  $I_{OL}$  no sea tan grande que sacara al transistor de corte

$$I + n I_{IL} \leq I_{OL\ max}$$

"1":



$$\frac{5 - V_A}{R_{min}} + 5 I_L \leq I_{OL\ max}$$

$$R_{min} \geq \frac{5 - V_A}{I_{OL\ max} - 5 I_L}$$

$$R_{min} = 0.28\ k\Omega$$

$$V_A \geq V_{IH\ min} + \Delta 1$$

$$5 - I R_{max} \geq V_{IH\ min} + \Delta 1$$


$$R_{max} \leq \frac{5 - (V_{IH\ min} + \Delta 1)}{n \cdot I_{IH} - I_{OH}}$$

$$R_{max} = 20000\ k\Omega$$

c) con un buffer TTL open-collector

$$I_{OHmax} = 0.25 \text{ mA (fugas)}$$

$$I_{OLmax} = 16 \text{ mA}$$




Conexión TTL → TTL-OC

- los niveles de tensión se cumplen
- los niveles de corriente se cumplen (con fanout 1 no hay problema)

Conexión Buffer TTL → Cmos

En este caso  $R_{pu}$  es obligatorio (como en toda puerta open-collector)

"0"



para el caso "0", es exactamente igual que en el apartado anterior, pues en el caso "0" una TTL-OC es exactamente igual que una TTL-totem pole.

$$I + n I_{IL} \leq I_{OLmax}$$


$$\frac{5 - V_A}{R_{min}} + n I_{IL} \leq I_{OLmax}$$

$$R_{min} = 0.28 \text{ k}\Omega$$

Si estuviéramos haciendo uso del cableado lógico de open collector (varias salidas OC) lo cual es un caso típico de problema de examen; la ecuación sería la misma, pues el peor caso es que una única salida open collector esté en "0" y tenga que tragarse toda la corriente (sólo cambiaría por las fugas de las demás salidas)

NOTA: la corriente de fugas  $I_{OHmax}$  es:   
 entrante: salidas open-collector   
 saliente: salidas totem-pole   
 es lógico si recuerdas el funcionamiento

"1"



$$V_A \geq V_{IHmin} + \Delta 1$$

$$5 - R_{max} I \geq V_{IHmin} + \Delta 1$$

$$I = (n) I_{OHfugas} + 5 I_{IH}$$

$$R_{max} \leq \frac{5 - (V_{IHmin} + \Delta 1)}{n I_{IH} + I_{OH}}$$

$$R_{max} = 2 \text{ k}\Omega$$

$(n \times) I_{OHfugas}$   $I_{IH} \times 5$    
 ↑ si se conectaran varias salidas OC (cableado lógico)

2. In der Praxis wird die Temperatur  $T$  in Abhängigkeit von der Zeit  $t$  gemessen. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers. Die Temperatur  $T$  ist dabei die mittlere Temperatur des Körpers.

$$V \geq V_{\text{min}} + \Delta V$$

$$V \geq V_{\text{min}} + \Delta V$$

$$I = (R_{\text{Kabel}} + R_{\text{Kontakt}}) \cdot I$$

$$I = (R_{\text{Kabel}} + R_{\text{Kontakt}}) \cdot I$$

$$R_{\text{Kabel}} = 2 \cdot k \cdot l$$


# TEMA 4. CIRCUITOS SUBSISTEMAS COMBINACIONALES

## Generador de paridad elemental


Indica si hay un número par de 1's

- Para 2 bits:

$I_0$	$I_1$	$P_{EVEN}$	$P_{ODD}$
0	0	1	0
0	1	0	1
1	0	0	1
1	1	1	0



Para 4 bits



## Comparadores (greater, equal, less)

- Palabras de un bit

AB	LEG
00	010
01	100
10	001
11	010

$$L = [A < B]$$

$$E = [A = B]$$


$$G = [A > B]$$

por minterminos:

$$L = \bar{A}B$$

$$E = AB + \bar{A}\bar{B}$$

$$G = A\bar{B}$$



- Palabras de 4 bits

$$a_3 a_2 a_1 a_0 \lessgtr b_3 b_2 b_1 b_0$$

por tabla de verdad? NO!  $2^8$

se hace lógicamente:

$$G(A > B) = (a_3 > b_3) + (a_3 = b_3)(a_2 > b_2) + (a_3 = b_3)(a_2 = b_2)(a_1 > b_1) + (a_3 = b_3)(a_2 = b_2)(a_1 = b_1)(a_0 > b_0)$$

con la notación:  $(a_3 > b_3) = G_3$   
 $(a_2 = b_2) = E_2$  etc...

$$G(A > B) = G_3 + E_3 G_2 + E_3 E_2 G_1 + E_3 E_2 E_1 G_0$$

$$E(A = B) = E_3 E_2 E_1 E_0$$

$$L(A < B) = L_3 + E_3 L_2 + E_3 E_2 L_1 + E_3 E_2 E_1 L_0$$


se pueden implementar a partir de comparadores de un bit

A veces es más interesante repetir bloques en el dibujo que calcular toda la función para implementar directamente.

NOTA: Se podría hacer  $L = \bar{G} \cdot \bar{E}$ , pero entonces dependería de G y de E y el circuito sería más lento (aunque sería más barato)

### Comparador de palabras de 8 bits


se construye a partir del siguiente comparador de palabras de 4 bits.



Si los 4 bits de mayor peso:

- ↳  $A > B$  → entonces  $A > B$  para los 8 bits
- ↳  $A < B$  → entonces  $A < B$  para los 8 bits
- ↳  $A = B$  → dependerá sólo de lo que salga para los bits de menor peso. (Turbo lo que entra por  $L_{-1}, E_{-1}, G_{-1}$ )

Veamos cómo se construye:



es decir, cuando  $A = B$  la salida coincide con  $L_{-1}, E_{-1}, G_{-1}$

Por eso en el comparador inicial  $(L_{-1}, E_{-1}, G_{-1}) = (0, 1, 0)$

$(A < B) = (A_3 < B_3) + (A_3 = B_3) \cdot (A_2 < B_2) + (A_3 = B_3) \cdot (A_2 = B_2) \cdot (A_1 < B_1) + (A_3 = B_3) \cdot (A_2 = B_2) \cdot (A_1 = B_1) \cdot (A_0 < B_0)$

$(A = B) = (A_3 = B_3) \cdot (A_2 = B_2) \cdot (A_1 = B_1) \cdot (A_0 = B_0)$

$(A > B) = (A_3 > B_3) + (A_3 = B_3) \cdot (A_2 > B_2) + (A_3 = B_3) \cdot (A_2 = B_2) \cdot (A_1 > B_1) + (A_3 = B_3) \cdot (A_2 = B_2) \cdot (A_1 = B_1) \cdot (A_0 > B_0)$



# Multiplexores

A partir de  $n$  datos de entrada seleccionan uno de ellos como salida según unos bits de selección


2 a 1




S	Z
0	I <sub>0</sub>
1	I <sub>1</sub>

$$Z = \bar{S}I_0 + SI_1$$

4 a 1



$$Z = (\bar{S}_1\bar{S}_0)I_0 + (\bar{S}_1S_0)I_1 + (S_1\bar{S}_0)I_2 + (S_1S_0)I_3$$




esos diodos que aparentemente son un malgasto, sirven para que desde fuera, el diseñador que meta un bit por esas entradas no tenga que preocuparse del fanout interno.

Nada más entrar, el inversor "refresca" el chip, para elevarlo a una tensión y corriente aptas

8 a 1

a partir de 4 a 1's




A veces los multiplexadores tienen una línea de control que dice si debe o no funcionar.

Hay veces que los 8 a 1 tienen 2 entradas de control, una para cada 4 a 1.


Todo depende del fabricante.

16 a 1

(a partir de 8 a 1's)



(a partir de 4 a 1's)



debemos ser capaces de generalizar a  $n$  bits utilizando multiplexadores de  $m$  bits.

### Utilidad de los multiplexadores

- Encaminación de datos:

- multiplexación en el tiempo
- conversión paralelo-serie


- Implementación de funciones lógicas:

Igual que cualquier función lógica se puede implementar con NAND y NOR,

**CUALQUIER** función lógica se puede implementar con multiplexadores


# Funciones Lógicas con multiplexores

La F de un multiplexor:




$$F = I_0 \bar{S}_1 \bar{S}_0 + I_1 \bar{S}_1 S_0 + I_2 S_1 \bar{S}_0 + I_3 S_1 S_0$$


Aplicándolo a casos particulares:



$$F = \bar{a}b + a\bar{b}$$



$$F = \bar{a}\bar{b} + \bar{a}b + ab$$




$$F = c\bar{a}b + \bar{a}b + \bar{c}ab$$

Lo mismo se puede hacer, pero a la inversa, dada una función, saber "su multiplexor"

$$F = \bar{a}bc + cb + a\bar{b}$$

para no perdernos

$$F = \bar{a}bc + cba + cb\bar{a} + \overbrace{\bar{a}bc + a\bar{b}c}^{\substack{\bar{a}b(c+\bar{c}) \\ = \bar{a}b}}$$



En general;


Con multiplexor de n variables de control se puede implementar cualquier función lógica de n+1 variables.

Un truco mejor que expresar F como minterminos canónicos es hacerse una tabla: (no es Karnaugh)

$$ej \quad F(d, c, b, a) = \sum_4 m(0, 1, 3, 7, 10, 12)$$

$$F = \bar{d}\bar{c}\bar{b}\bar{a} + \bar{d}\bar{c}b\bar{a} + \bar{d}c\bar{b}\bar{a} + \bar{d}c b a + d\bar{c}\bar{b}\bar{a} + d c b \bar{a}$$

d \ cba	000	001	010	011	100	101	110	111
0	0	1	1	0	3	1	4	0
1	8	0	9	0	10	1	0	11
	$\uparrow$	$\uparrow$						
	d	$\bar{d}$	d	$\bar{d}$	d	0	0	$\bar{d}$



compruébalo

En realidad se puede hacer con cualquier orden de las variables (cuidado al poner los miniterminos en la tabla)

$$F = \sum m(0, 1, 3, 7, 10, 12)$$

$$F = \bar{d}\bar{c}\bar{b}\bar{a} + \bar{d}\bar{c}b\bar{a} + \bar{d}c\bar{b}\bar{a} + \bar{d}cb\bar{a} + d\bar{c}\bar{b}\bar{a} + dc\bar{b}\bar{a}$$

d \ c b	000	001	010	011	100	101	110	111
0	0	1	2	4	6	1	3	5
1	8	10	12	14	9	11	13	15
	$\bar{d}$	$d$	$d$	0	$\bar{d}$	$\bar{d}$	0	$\bar{d}$



Comprueballo con la expresión de F

más difícil todavía

Supongamos que nos piden implementar



$$F(d, c, b, a) = \sum m(0, 1, 3, 7, 10, 12)$$

sólo con multiplexadores 4 a 1.

El truco es empezar desde el final

$$F = \bar{d}\bar{c}\bar{b}\bar{a} + \bar{d}\bar{c}b\bar{a} + \bar{d}c\bar{b}\bar{a} + \bar{d}cb\bar{a} + d\bar{c}\bar{b}\bar{a} + dc\bar{b}\bar{a}$$


$$= \bar{d}\bar{c}(\bar{b}\bar{a} + \bar{b}a + b\bar{a}) + \bar{d}c(b\bar{a}) + d\bar{c}(\bar{b}\bar{a}) + dc(\bar{b}\bar{a})$$




mas ejemplos: funciones lógicas con MUX

ej:  $F(d,c,b,a) = \sum_4 m(1, 3, 5, 8, 12)$  con 4 a 1's  
 $= \bar{d}\bar{c}ba + \bar{d}c\bar{b}a + \bar{d}c\bar{b}\bar{a} + d\bar{c}\bar{b}\bar{a} + d\bar{c}b\bar{a}$

ba  $\begin{cases} 00 \rightarrow \bar{d}\bar{c} + d\bar{c} = \bar{d} \\ 01 \rightarrow \bar{d}\bar{c} + \bar{d}c = \bar{d} \\ 10 \rightarrow 0 \\ 11 \rightarrow d\bar{c} \end{cases}$




ej con 2 a 1's orden lineas de control: d c b a



no merece la pena simplificar porque no eliminamos variables.

Para negar variables



ej. uso del enable

a 0 → multiplexor multiplexa  
 a 1 → saca algo fijo según fabricante

Si una variable sale como factor común de toda una función, se puede utilizar el enable.

ej:  $F(edcba) = \sum m(0, 8, 13, 14, 15)$

suponiendo que con enable=1 saca cero

menor que 15 → 'e' vale siempre cero  
 → e en enable

$F(edcba) = \sum m(1, 7, 9, 17)$

todos impares → 'a' vale siempre 1  
 → a en enable

# Codificadores


Reducen  $m$  entradas a  $n$  salidas  
ej: decimal  $\rightarrow$  BCD

Sin prioridad: si se activa  $>1$  entrada, no funciona (salen cosas absurdas)

$I_9 I_8 I_7 I_6 I_5 I_4 I_3 I_2 I_1 I_0$	DCBA
0 0 0 0 0 0 0 0 0 1	0 0 0 0
0 0 0 0 0 0 0 0 1 0	0 0 0 1 $D = I_8 + I_9$
0 0 0 0 0 0 0 1 0 0	0 0 1 0
0 0 0 0 0 0 1 0 0 0	0 0 1 1 $C = I_4 + I_5 + I_6 + I_7$
0 0 0 0 1 0 0 0 0 0	0 1 0 0
0 0 0 0 1 0 0 0 0 0	0 1 0 1 $B = I_2 + I_3 + I_6 + I_7$
0 0 0 1 0 0 0 0 0 0	0 1 1 0
0 0 1 0 0 0 0 0 0 0	0 1 1 1 $A = I_1 + I_3 + I_5 + I_7 + I_9$
0 1 0 0 0 0 0 0 0 0	1 0 0 0
1 0 0 0 0 0 0 0 0 0	1 0 0 1

## Con prioridad

INPUTS									OUTPUTS				
EI	0	1	2	3	4	5	6	7	A2	A1	A0	GS	EO
H	X	X	X	X	X	X	X	X	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	L	L
L	X	X	X	X	X	X	X	L	L	L	L	L	H
L	X	X	X	X	X	L	H	H	L	H	L	L	H
L	X	X	X	X	L	H	H	H	L	H	H	L	H
L	X	X	X	L	H	H	H	H	H	L	L	L	H
L	X	X	L	H	H	H	H	H	H	L	H	L	H
L	X	L	H	H	H	H	H	H	H	H	L	L	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H




Analizamos su tabla de verdad:

- Salidas activas a nivel bajo
- Entradas activas a nivel bajo
- Es más prioritario el número cuanto más grande sea (si se pulsa el 4, da igual pulsar el 0, 1, 2, 3)

Salidas: EO  $\rightarrow$  activo (cero) indica que, estando encendido, no se está pulsando nada

GS  $\rightarrow$  activo (cero) cuando se está codificando inactivo: deshabilitado o nada pulsado

- Aumento nº bits: codif. 16 a 4



Como queremos que haya prioridad:


conectamos  $EO \rightarrow EI$   
Así solo hacemos caso al de la  $i \neq q$ . cuando nada pulsado en el de la derecha

El MSB diferencia entre entradas  $I_0 \rightarrow I_7$  y  $I_8 \rightarrow I_{15}$  es decir, es GS


Las puertas AND hacen caso al que esté activo (marca cero)

# Decodificadores

ej. decodificador 2 a 4 (binario → decimal)





$$\begin{aligned} 0 &= \overline{A_0} \overline{B_0} \\ 1 &= \overline{A_0} B_0 \\ 2 &= A_0 \overline{B_0} \\ 3 &= A_0 B_0 \end{aligned}$$



Son muy sencillos.  
Cada salida es una función de un mintermino canónico.

ej. decodificador 3 a 8 (74138)




el Enable  
 $E = \overline{E_1} \overline{E_2} E_3$   
es decir, se activa con 2 a nivel bajo y 1 a nivel alto.

## Aplicaciones:


• Demultiplexor:

La única dificultad es pensar dónde hay que poner el dato. Razonando es sencillo se mete en un enable negado.

si vale 0 → sale 0 por el corresp  
si vale 1 → sale 1 por todos



• Generación de funciones lógicas:



Como las salidas son todos minterminos canonicos negados, se puede aprovechar para hacer funciones lógicas.

Ideal para conectarlos a MUX cuyas entradas requieren minterminos negados.

Problema: (el más difícil de la asignatura)

Implementar mediante multiplexor doble 4 a 1 (74153) y decodificador 3 a 8 (74138) las funciones

$$F_1(w, x, y, z) = \sum m(10, 14, 15)$$

$$F_2(w, x, y, z) = \prod M(1, 2, 8, 10)$$

a)  $F_1(w, x, y, z) = w\bar{x}y\bar{z} + wx\bar{y}\bar{z} + wx\bar{y}z$

1. sacamos expresiones del multiplexor.

$$F = wy(\bar{x}\bar{z} + x\bar{z} + xz)$$

2. Necesitamos minterminos negados


$$wy \begin{cases} 11 \rightarrow \bar{x}\bar{z} + x\bar{z} + xz \\ 10 \rightarrow 0 \\ 01 \rightarrow 0 \\ 00 \rightarrow 0 \end{cases}$$

TRUCO 1:  $\bar{x}\bar{z} + x\bar{z} + xz = \overline{xz}$  es la combinación q falta

$$wy \begin{cases} 00 \rightarrow 0 \\ 01 \rightarrow 0 \\ 10 \rightarrow 0 \\ 11 \rightarrow \overline{xz} \end{cases}$$

3. Conectar en lugares apropiados

! cuidado con el orden hay que saber cual es (z x) mas significativo y cual no.





b)  $F_2(w, x, y, z) = \Pi M(1, 2, 8, 10)$

1. Expresar lo como minitérminos (para el MUX)

$$F_2 = \sum m(0, 3, 4, 5, 6, 7, 9, 11, 12, 13, 14, 15)$$

no caben en el mux! (sólo caben 4 minitérminos)

Truco 2:  $\overline{F_2}(w, x, y, z) = \sum m(1, 2, 8, 10)$

2. Sacar expresiones del MUX


$$\overline{F_2} = \overline{w}x\overline{y}z + \overline{w}x\overline{y}\overline{z} + w\overline{x}y\overline{z} + w\overline{x}y\overline{z}$$

$$\overline{F_2} \quad wy \begin{cases} 00 \rightarrow \overline{x}z \\ 01 \rightarrow \overline{x}\overline{z} \\ 10 \rightarrow \overline{x}z \\ 11 \rightarrow \overline{x}\overline{z} \end{cases}$$

Truco 3: Si un multiplexor saca  $F$ , sacará  $\overline{F}$  sin más que negar cada entrada

$$F_2 \quad wy \begin{cases} 00 \rightarrow \overline{\overline{x}z} \\ 01 \rightarrow \overline{\overline{x}\overline{z}} \\ 10 \rightarrow \overline{\overline{x}z} \\ 11 \rightarrow \overline{\overline{x}\overline{z}} \end{cases}$$

es perfecto para implementar con el decodificador, que saca minitérminos negados.




Se puede implementar  $F_1$  y  $F_2$  a la vez (el multiplexor es doble)

# Decodificador y display BCD → 7 segmentos


Tipos de display 7 segmentos:

- Cátodo común



lo que se ilumina son simplemente LED's numerados de la a a la g.


- Ánodo común



activo a nivel bajo (el led x se enciende con '0' en la entrada x)

- Decodificador BCD → 7 segmentos (7448)

activo a nivel alto → se une a cátodo común




tiene tres entradas extra (a nivel bajo)

BI: a '0' apaga todas LED  
↳ Blanking input

LT: lamp test  
a '0' enciende todos LED

Detalle:  
misma entrada RBI y BI. No nos preocupemos por eso.

RBI: ripple blanking input  
si RBI = '0'  
y entra '0000'  
↳ apaga todos LED's  
uso: ceros a la izquierda  
↳ pone RBO a cero  
RBO: ripple blanking output  
cuando RBI = '0'  
y entra '0000'  
entonces RBO = '0'  
(para poder 'propagar' el hecho de que haya cero a la izquierda)




# Sumadores

## Semisumador : Half adder

DISEÑO: Semisumador (Half adder)

A B	S C
00	0 0
01	1 0
10	1 0
11	0 1



Sólo puede sumar 2 bits ya que no tiene entrada de acarreo


$$S = A \oplus B = \bar{A}B + A\bar{B}$$

$$C = AB$$

## Sumador Completo Full adder

DISEÑO: Sumador completo (Full adder)

A B C <sub>i-1</sub>	S C <sub>i</sub>
0 0 0	0 0
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 0
1 0 1	0 1
1 1 0	0 1
1 1 1	1 1




$$S = A \oplus B \oplus C_{i-1}$$

$$C_i = AB + AC_{i-1} + BC_{i-1}$$

Sumador de dos palabras en paralelo con acarreo serie.

Permite sumar n-bits mediante un circuito muy fácil de dibujar y entender.



Este método imita el proceso que hacemos nosotros a mano.

Pegas: supongamos  $t_{pd} = 5 \text{ ns}$  (en cada puerta)

en cada FA, 2 puertas : retraso 10 ns

Para una suma de palabras de n bits

retraso =  $10n \text{ ns}$

! El sumador es la parte de la CPU que mas se utiliza!  
! Debe ser rapidísimo!

Soluciones:

↳ tecnológica: la cadena de acarreo con los mejores cables y puertas

↳ diseño: que la suma  $S_n$  no dependa de  $C_{n-1}$

↳ acarreo anticipado

# Acarreo anticipado: Concepto

Al sumar cada 2 bits de cada una de las palabras, que calcule en ese instante el acarreo sin esperar a que lo saquen los bits anteriores.

## Sumador paralelo acarreo paralelo: Carry Look Ahead

» Sumador paralelo acarreo paralelo: "Carry Look-Ahead"

A <sub>i</sub>	B <sub>i</sub>	C <sub>i-1</sub>	S <sub>i</sub>	C <sub>i</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1} =$$

$$C_i = G_i + P_i \cdot C_{i-1}$$

$P_i$  = función propagación → si el acarreo venía de la suma anterior y se ha propagado

$$P_i = A_i \oplus B_i$$

$G_i$  = función generación → si el acarreo se ha generado en la propia suma actual

$$G_i = A_i \cdot B_i$$

Básicamente, si desarrollamos  $C_i$  de forma 'recursiva' se obtiene


$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 C_3 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

Así podemos calcular todos los acarreos en paralelo y sin depender unos de otros




Obtenemos los acarreos con tan sólo 3 niveles de puertas lógicas.

Ahora, la suma

$$S_i = P_i \oplus C_{i-1}$$

$$A_i \oplus B_i$$



$C_0$  = acarreo del exterior (bit para restar)

Obtenemos la suma en 4 niveles

## Ventajas:

- Con 4 niveles de puertas tenemos la suma de dos palabras de cualquier n° de bits.
- ↳ sólo tarda 4tpd

## Desventajas:


- Necesita puertas de n entradas para palabras de n bits (aunque son igual de rápidas (casi) son más caras)
- más caro
- más grande
- consume más

## Sumador mixto

Para no tener carry-look-ahead's (CLA) enormes. Se hacen CLA's menores con acarreo en serie.

Es llegar a un compromiso entre velocidad y tamaño.

Si 1 CLA tarda 4tpd (tpd  $\equiv$  tiempo de propagación) de una puerta  
n CLA tardan 4n tpd



## Restador

Nota importante:

Una suma de palabras de n bits da como resultado n bits más uno de acarreo.

En la suma binaria, para ver si hay 'overflow' habría que mirar el bit de acarreo.

Normalmente no se usa la suma binaria, sino el complemento a dos.

## Complemento a dos:

$$\begin{array}{r} (+5) \quad 0101 \\ + (+2) \quad 0010 \\ \hline (+7) \quad 0111 \end{array}$$

$$\begin{array}{r} (-5) \quad 1011 \\ + (+2) \quad 0010 \\ \hline (-3) \quad 1101 \end{array}$$

En la suma con Ca-2, el bit de acarreo se ignora por completo.

$$\begin{array}{r} (+5) \quad 0101 \\ + (-2) \quad 1110 \\ \hline (+3) \quad 1001 \end{array}$$

$$\begin{array}{r} (-5) \quad 1011 \\ + (-2) \quad 1110 \\ \hline (-7) \quad 1100 \end{array}$$

Ni siquiera sirve para comprobar 'overflow'

ignorar

ignorar

Overflow  $\Leftrightarrow$  sumar 2 positivos da negativo  
sumar 2 negativos da positivo

Para comprobar 'overflow' en una operación Ca-2 se mira el bit de mayor peso de la suma.


$$\begin{array}{r} (+7) \quad 0111 \\ + (+6) \quad 0110 \\ \hline (-3) \quad 1101 \end{array}$$

overflow! IV-8  
aung 1101 en binario SI es 13

para restar se utiliza el propio sumador pero con los números en  $C_{a-2}$

Para conseguir un número negativo se hace uso de la transformación  $C2$

$2 \equiv 0010$   $\xrightarrow{\text{se cambia cada bit}}$   $1101$   $\xrightarrow{\text{se suma uno}}$   $1110 \equiv -2$   
 (esta en Complemento a 1)  
 con puerta XOR  
 con bit de acarreo  $C_{-1}$




0000	(0)	0000	(0)
0001	(1)	0001	(1)
0010	(2)	0010	(2)
0011	(3)	0011	(3)
0100	(4)	0100	(4)
0101	(5)	0101	(5)
0110	(6)	0110	(6)
0111	(7)	0111	(7)
1000	(8)	1000	(8)
1001	(9)	1001	(9)
1010	(A)	1010	(A)
1011	(B)	1011	(B)
1100	(C)	1100	(C)
1101	(D)	1101	(D)
1110	(E)	1110	(E)
1111	(F)	1111	(F)


# Memorias de sólo lectura (ROM)

Almacena información estática (para siempre)

- Utilidad:
- Boot ROM del PC
  - Almacenamiento de una aplicación completa
  - Generación de funciones lógicas



ejemplo: ROM 4 palabras de 3 bits  
 básicamente son 3 funciones de salida  
 (una para cada bit)




se llama  
 AND — OR  
 fija — programable

↓  
 el decodif. está hecho con puertas AND

↓  
 cada bit de salida se consigue con una puerta OR de n entradas

Las patillas están conectadas o no según el dato en memoria

una mejor representación es la siguiente:




{F1, F2, F3} es la palabra de 3 bits almacenada en la dirección A1A0

Vemos una clara pega: puertas OR de n entradas!  
 n puede ser 512, 1024, ...

Solución: puertas OR cableadas


puertas OR cableadas:



ROM de 128 palabras de un bit:


No se hace con decodificador 7 a 128 porque es un cho rizo. En digital les gusta lo cuadrado.

decod.



los diodos actuan similar a un transistor. Para comprender funcionamiento, ponte ejemplos. (Recuerda que lo de abajo es un MUX con ENTRADAS a nivel bajo)

ROM de  $2^{15}$  palabras de 8 bits.  $\rightarrow$  (ROM 32 KB)




**Bloque básico**



## Tipos de ROM

Cuando la ROM se vende, están todos los transistores.

Lo que se hace al programarla es deshabilitar los que no se necesitan.



OTP / PROM : se programan quemando fusibles.  
Programable una única vez

EPROM : Tensión al transistor

Programable Electricamente

↳ se forma barrera de portadores que lo inhabilita

↳ se recuperan con luz ultravioleta



EEPROM : Programable y borrable electricamente

→ ocupa mucho y menos capacidad

MASKROM : se encarga a 'Taiwan' al 'por mayor' ya programada

Entradas de EEPROM

CS : chip select : como el enable

OE : output enable : sin activar, salidas alta impedancia

Comerciales :

VPP : tensión de programación : tb es la alimentación.

## Creación de funciones lógicas


MUY simple:

$$F_1(dcba) = \sum m(0, 3, 7, 11, 12)$$

$$F_2(cba) = \sum m(3, 4, 5, 7)$$

*¡cuidado! debe funcionar para d = '0' y para d = '1'*

F(dcba)  
↑ 1 salida  
← 4 entradas




Es simplemente hacer la conexión en el minitermino correspondiente

Hacer funciones lógicas con ROM's es malgastar circuito y espacio.


Solución: PLA

# PLA: Programmable Logic Array

Muy similar a la ROM, salvo que la parte AND que antes era un decodificador ahora es programable para sacar sólo los minterminos que interesan.





Representación compacta



$$\begin{aligned}
 F_1 &= P_1 + P_2 + P_3 & P_1 &= x_1 \cdot x_2 \\
 F_2 &= P_1 + P_4 & P_2 &= x_1 \cdot \overline{x_3} \\
 & & P_3 &= \overline{x_1} \cdot \overline{x_2} \cdot x_3 \\
 & & P_4 &= x_1 \cdot x_3
 \end{aligned}$$


## Estructura (AND y OR cableada) real a nivel transistores



casos 'extraños':  
 → OR no conectada a ningún mintermino =  $V_{cc} \rightarrow \text{OR} \rightarrow '0'$

→ OR conectada a un mintermino conectado a todos mintermino → '1'  
 $P_i = x_1 \overline{x_2} x_3 \overline{x_4} \dots = 0 \rightarrow 1$   
 OR → '1'

A la salida pueden tener mas cosas




# PAL (programmable Array Logic)

AND-OR  
↓  
programable → fija rápida


ventaja: la parte OR es mucho más rápida

desventaja: sólo funciones de pocos minterminos.



Solución: veamos la PAL comercial


## PAL16L8



- 10 entradas de variables (2→9 izquierda) (1, 11 derecha) cada una afirmada y negada.

- 8 salidas con → 7 ANDS (suma obligatoria de 7 minterm.) → Inversor triestado en cada salida → alta imp. → invertir  $\bar{F}$  obligatoriam.

Detalle de cada salida



- cada salida se realimenta afirmada y negada


- 6 salidas (18→13) pueden funcionar como entrada (pins IO = input/output) poniendo el inversor en alta impedancia

El hecho de que cada salida se realimenta hace que el nº de minterminos no este limitado a 7.


Las PAL han desbancado a las PLA del mercado, ya obsoletas.

ejemplo: Implementar  $F(w, x, y, z) = \sum m(0, 3, 5, 6, 9, 10, 12, 15)$   
 1 salida 4 entradas


Necesitamos suma de 8 minterminos. En cada salida sólo caben 7. Necesitaremos dos salidas y otra para sumarlas.  
 $F = F_1 + F_2 = (\emptyset + 3 + 5 + 6) + (9 + 10 + 12 + 15)$




TRUCO  $F = F_1 + F_2 = \overline{\bar{F}_1 \cdot \bar{F}_2}$



También podemos fácilmente sacar la negada




la solución final es:



ejercicio:

Dada la función implementada F (recuadro azul)  
volver a implementarla de la forma mas eficiente

Primero hay que conocer F



F es la negada de dos cosas multiplicadas  $\bar{F}_1$  y  $\bar{F}_2$

$$F = \bar{F}_1 \cdot \bar{F}_2$$

$\bar{F}_1$  viene de  $F_1$

$F_1$  es la suma de cuatro minterminos

$$F_1 = \bar{a}\bar{b}\bar{c} + \bar{a}\bar{b}\bar{d} + \bar{a}b\bar{c} + \bar{a}b\bar{d}$$

$$\begin{array}{cccc} \downarrow & \downarrow & \downarrow & \downarrow \\ \bar{a}\bar{b}\bar{c}d & \bar{a}\bar{b}c\bar{d} & \bar{a}b\bar{c}d & \bar{a}b\bar{c}\bar{d} \\ \bar{a}\bar{b}c\bar{d} & \bar{a}\bar{b}c\bar{d} & \bar{a}\bar{b}c\bar{d} & \bar{a}\bar{b}c\bar{d} \end{array}$$

$$F_1 = \sum m(0, 1, 2, 5, 7, 4)$$

**OJO:** las variables que no juegan **HAY** que ponerlas afirmadas y negadas

$\bar{F}_2$  viene de  $F_2$

$F_2$  es la suma de cuatro minterminos


$$F_2 = abc + abd + a\bar{b}\bar{d} + \bar{a}bc$$

$$\begin{array}{cccc} \downarrow & \downarrow & \downarrow & \downarrow \\ abcd & abcd & a\bar{b}\bar{c}d & \bar{a}bcd \\ abcd & ab\bar{c}d & ab\bar{c}d & \bar{a}bcd \end{array}$$

$$F_2 = \sum m(14, 15, 13, 10, 8, 11)$$

$$F = \bar{F}_1 \cdot \bar{F}_2 = F_1 + F_2 = \sum m(0, 1, 2, 4, 5, 7, 8, 10, 11, 13, 14, 15)$$

$\bar{F} = \sum m(3, 6, 9, 12)$  se implementa directamente en un salida que despues se niega para crear F.



Faint handwritten text at the top of the page, possibly including a date or header information.




Faint handwritten text in the middle section of the page, including some mathematical symbols like  $\sum$ .

Faint handwritten text in the lower middle section, including a mathematical expression:  $\sum_{i=1}^n (x_i + y_i) = \sum_{i=1}^n x_i + \sum_{i=1}^n y_i$ .


Faint handwritten text at the bottom of the page, including a mathematical expression:  $\sum_{i=1}^n (x_i + y_i) = \sum_{i=1}^n x_i + \sum_{i=1}^n y_i$ .

# TEMA 5. BIESTABLES Y TEMPORIZACIÓN

circuito combinacional no almacena  
secuencial si

- Aestable  oscilador.
- Biestable  Dos estados estables
- Monoestable  Ante un pulso genera un pulso de periodo amplio y controlado


## Biestable elemental



Necesitamos poder controlarlo

## Biestables RS

### Biestable R-S-NOR




S: Set: pone  $Q = 1$   
R: Reset: pone  $Q = 0$

R	S	$Q_{t+1}$
0	0	$Q_t$
0	1	1
1	0	0
1	1	no deseable

$S=0, R=0$ , Memoria: mantiene Q


$S=1, R=1$ , No deseable

- pone  $Q = \bar{Q} = 0 \rightarrow$  no es lógico
- $\rightarrow$  si despues lo pones en memoria, no llega a estado estable y SE FLIPA




Parámetros temporales:

- Retardo de propagación ( $t_p$ )
- mínimo ancho de pulso



### Biestable R-S-NAND




Funciona igual, pero R y S activos a nivel bajo



**CRS → más Control**

C predomina sobre set y Reset, es como un cerrojo → si **C=0 → estado MEMORIA**



C	R	S	Q <sub>t+1</sub>		
0	X	X	Q <sub>t</sub>	LOCKED	
1	0	0	Q <sub>t</sub>	} bienstable RS	
1	0	1	1		set
1	1	0	0		reset
1	1	1	no deseable		


R y S pasan a ser activos por nivel alto

**Entradas asíncronas**

un control aún mayor que C directo al usuario → no van con temporizador → 'asíncronas'


**PR** preset pone Q=1 independientemente de CRS  
**CL** clear pone Q=0

las dos a cero (activas) → no deseable




→ **Biestables D** el más utilizado

**E=0 → memoriza → modo cerrojo**  
**E=1 → almacena D (data) → modo transparente**



**t<sub>setup</sub>** t<sub>hold</sub>  
 ts: tiempo entablamiento  
 th: tiempo de mantenimiento  
 Cada vez que E cambia, D debe ser cte en una ventana.

**Parámetros temporales**





# Biestable D - Edge-Triggered

NOTA

→ activo por flanco de subida  $\uparrow$   
 ↘ flanco de bajada  $\downarrow$


mismo concepto E=0 cerrojo

E=1 transparente

para ahora E es un reloj CLK y se activa por FLANCO


	CLK	D	Q <sub>t+1</sub>
lock	1	X	Q <sub>t</sub>
	0	X	Q <sub>t</sub>
transp.	$\uparrow$	0	0
	$\uparrow$	1	1

CLK =  $\uparrow$  = transparente → Q = D  
 CLK =  $\left\{ \begin{matrix} 1 \\ 0 \end{matrix} \right\}$  = cerrojo → Q memoriza



## → Biestables JK

J	K	Q <sub>t+1</sub>	
0	0	Q <sub>t</sub>	memoria
0	1	0	} K pone Q=0 J pone Q=1
1	0	1	
1	1	$\overline{Q_t}$	inversión toggle




# Biestables J-K Edge triggered

se añade CLK  $\rightarrow$  si CLK 1 ó 0  $\rightarrow$  MEMORIA

si CLK  $\uparrow$   $\rightarrow$  JK anterior

	J	K	CLK	Q	QN
memo	x	x	0	last Q	last QN
	x	x	1	last Q	last QN
JK anterior	0	0	$\uparrow$	last Q	last QN
	0	1	$\uparrow$	0	1
	1	0	$\uparrow$	1	0
	1	1	$\uparrow$	last QN	last Q



$\rightarrow$  Biestables T (con "Toggle")




(hecho a partir de JK)

CLK = 1 ó 0  $\rightarrow$  MEMORIA

CLK =  $\uparrow$   $\rightarrow$  Toggle  
 $T = 1 \rightarrow Q_{t+1} = \overline{Q_t}$   
 $T = 0 \rightarrow Q_{t+1} = Q_t$

se usa para contadores




ejercicio:

Diseñar un JK a partir de RS-NAND

Truco para pensarlo

importante incluir la realimentación



① Hay que saber de memoria las tablas de verdad del

J	K	$Q_{t+1}$
0	0	$Q_t$
0	1	0
1	0	1
1	1	$\overline{Q_t}$

Objetivo

commut.

S	R	$Q_{t+1}$
0	0	$Q_t$
0	1	0
1	0	1
1	1	—

RS-NAND tiene RS activo a nivel bajo.

S	R	$Q_{t+1}$
0	0	—
0	1	1
1	0	0
1	1	$Q_t$

Dato

JK  
SR  
D  
T

② Diseñar la tabla de excitación del Dato

$Q_t$	$Q_{t+1}$	S	R
0	0	1	X
0	1	0	1
1	0	1	0
1	1	X	1

se construye pensándola a partir de la de verdad

③ Tabla de funcionamiento global

Entradas			$Q_{t+1}$	Salidas	
J	K	$Q_t$		S	R
0	0	0	0	1	X
0	0	1	1	X	1
0	1	0	0	1	X
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	1	X	1
1	1	0	1	0	1
1	1	1	0	1	0

esta columna se rellena a partir de funcionamiento del JK con tabla de excitación del RS

④ Karnaugh:


S	JK	00	01	11	10
	Q <sub>t</sub>				
0		1	1	0	0
1		X	1	1	X

R	JK	00	01	11	10
	Q <sub>t</sub>				
0		X	X	1	1
1		1	0	0	1

$$S = \bar{J} + Q_t$$

$$R = \bar{Q}_t + \bar{K}$$

⑤ Finalizar el problema:




Tambien seria (obviamente)

$$S = \overline{\overline{J} + Q_t} = \overline{J \cdot \bar{Q}_t}$$

$$R = \overline{\overline{Q}_t + K} = \overline{Q_t \cdot K}$$

ejercicio.

Diseñar FF JK a partir de D



① Objetivo

Dato

J	K	$Q_{t+1}$	D	$Q_{t+1}$
0	0	$Q_t$	0	0
0	1	0	1	1
1	0	1		
1	1	$Q_t$		

② Tabla de excitación de D

$Q_t$	$Q_{t+1}$	D
0	0	0
0	1	1
1	0	0
1	1	1

$D = Q_{t+1}$

③ Tabla de funcionamiento global

Entrad			sal.	
J	K	$Q_t$	$Q_{t+1}$	D
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0

④ D


JK	00	01	11	10
$Q_t$	0	0	1	1
1	1	0	0	1

$D = J\bar{Q}_t + KQ_t$


tabla de funcionamiento del JK  
 tabla de excitación de D

sólo hace falta una vez!

⑤




ejercicio  
Toggle con JK



# PAL

## Secuenciales

● 16R8




## Célula de salida de la PAL16R8



- 8 productos término a la entrada D del flip-flop.
  - Flanco de subida, reloj común para todos
- Salida Q realimentada en la matriz AND.
  - Se necesita para diseñar subsistemas secuenciales como contadores y registros (tema 6) y máquinas de estados finitos (tema 7).
  - Salida Alta Impedancia con control común.

## PAL16R6


- 16 pines de entrada y/o entrada/salida.
- Seis salidas registradas.
- Dos salidas combinacionales.
- PAL16L8 : 8 salidas combinacionales






# PAL22V10

- Mas entradas.
- Mas productos término.
- Reset Asíncrono.
- Preset Síncrono.
- La más utilizada.
- Fusible de seguridad.
- Firma electrónica.





## PAL22V10 output logic macrocell (OLMC)



S1	S0	Output Configuration
0	0	Registered/Active Low
0	1	Registered/Active High
1	0	Combinational/Active Low
1	1	Combinational/Active High

0 = Programmed EE bit  
1 = Erased (charged) EE bit







# TEMA 6. SUBSISTEMAS SECUENCIALES

## Registro de desplazamiento

n flip-flop D's se van "pasando" el dato en cada ciclo de reloj.



Funciona porque los flip-flop tienen un tiempo de propagación (se cumplen los tiempos de setup y de hold) y los datos no atraviesan más de un biestable



La frecuencia del reloj tiene un límite

$$T > t_p$$

y aun así el FF2 estaría muestreando la salida del FF1 conforme cambia

$$T > t_p + t_{su}$$


el  $t_h$  no juega porque está 'dentro' del de  $t_p$

$$T > t_p + t_{su}$$


¿que permite?

- Entrada serie salida serie


no sirve para mucho



- Entrada serie salida paralelo:




- Entrada paralelo salida serie



LOAD SHIFT permite cargar datos y luego desplazar datos mediante un multiplexor

las salidas Q1 Q2 Q3 Q4 son salidas en paralelo

Todas las configuraciones en mismo circuito




Caso paralelo:

$\overline{\text{LOAD}}/\text{SHIFT} = 0 \rightarrow Q_0 = P_0, Q_1 = P_1, Q_2 = P_2, Q_3 = P_3$

sólo mantiene durante 1 ciclo

$\overline{\text{LOAD}}/\text{SHIFT} = 1 \rightarrow$  se mueven hacia la derecha

Para memorizar eternamente necesitaríamos 3 entradas en el multiplexor para que haya realimentación




Podemos aprovechar la cuarta salida del multiplexor para permitir desplazamiento hacia la izquierda

Es un registro de desplazamiento universal


S1	S0	MODO
0	0	Carga Paralelo (parallel load)
0	1	Memoriza / mantenimiento (hold)
1	0	Shift - Right
1	1	Shift - Left

varia segun fabricante

# ej. Registro de desplazamiento 74 x 195



el R-S



es como un D

Los registros de desplazamiento están siempre hechos en modo D.

## Tabla de funcionamiento

Clear	Shift/Load	Clock	Inputs						Outputs				
			Serial		Parallel				QA	QB	QC	QD	Q̄D
			J	K̄	A	B	C	D					
L	X	X	X	X	X	X	X	L	L	L	L	H	
H	L	↑	X	X	a	b	c	d	a	b	c	d	
H	H	L	X	X	X	X	X	QA0	QB0	QC0	QD0	Q̄D0	
H	H	↑	L	H	X	X	X	QA0	QA0	QBn	QCn	Q̄Cn	
H	H	↑	L	L	X	X	X	L	QA0	QBn	QCn	Q̄Cn	
H	H	↑	H	H	X	X	X	H	QA0	QBn	QCn	Q̄Cn	
H	H	↑	H	L	X	X	X	QA0	QA0	QBn	QCn	Q̄Cn	


las entradas JK permiten manejar el primer flip-flop como si fuera un JK

Es muy dado a juegos de luces

Se puede aprovechar para hacer shift right conectando las salidas en paralelo a las entradas correspondientes.

Aplicaciones: Registro de desplazamiento:

Conversión serie  $\leftrightarrow$  paralelo  
ej. puerto de comunicaciones




## CONTADORES

Se utilizan para 'contar'

Pueden contar de cualquier forma que se nos ocurra.  
El módulo es el número de cuentas/ estados que tiene.

Diagramas de estado


Módulo 8





## Contadores asíncronos

Los más sencillos, pero soportan menor frecuencia

se hacen siempre con flip-flop's T (toggle)



Cada FF T tiene como señal de reloj la salida del anterior



¡Está contando! ocasionalmente hay cuentas 'intrusas' de duración  $t_p$ .

Si la frecuencia es muy elevada, la cuenta buena (cuya duración se va acortando) puede llegar a confundirse con las cuentas espúreas (de duración  $t_p$  fija)

Detalle: los números que aparecen en las cuentas espúreas son siempre un número que ya ha aparecido en la cuenta 'real'!

Ventajas: muy sencillo de realizar

Desventajas: tiene una frecuencia máxima que depende del número de FF

$$f_{\max} = \frac{1}{T_{\min}} = \frac{1}{n t_p}$$

Este diseño sirve para cuentas de módulo  $2^n$

Contadores módulo  $< 2^n$

Hay que añadir una puerta lógica que haga CLEAR los FF cuando la cuenta llegue a cierto número.

En que estado se tiene que hacer el clear / reset?


Supongamos que queremos  $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5$   
CLEAR (asíncrono): hacer CL cuando llegué el 6  $\rightarrow$  se pondrá a cero  
RESET (síncrono): hacer R cuando llegué a 5  $\rightarrow$  se esperará al siguiente flanco de reloj para ponerlo a cero



ejemplo:

Contador hasta 5 (módulo 6) teniendo CL


Cuando llegué al 6 (110), pasado un  $t_p$  se hará el clear, y el 6 quedará únicamente como si fuera una cuenta espúrea.



(si hubiera tenido reset (síncrono) hubiéramos hecho que la puerta se activara con 5, ya que lo mantendría todo el rato

Detalle: ¿y si la puerta se activara con un espúreo? los espúreos aparecen después del número en cuestión

### Contadores asíncronos comerciales



2 grupos de flip-flops.

$$\text{DIV 2} \rightarrow f_A = \frac{f_{CK A}}{2}$$

$$\text{DIV 8} \rightarrow \left. \begin{aligned} f_B &= \frac{f_{CK B}}{2} \\ f_C &= \frac{f_{CK B}}{4} \\ f_D &= \frac{f_{CK B}}{8} \end{aligned} \right\}$$

actúa como contador módulo 8

conectando QA a CK B se obtiene contador módulo 16

RO<sub>1</sub> y RO<sub>2</sub> son resets que ya tienen puerta AND para hacer cuentas con módulo  $< 2^n$


# Contadores Sincronos

Mismo reloj para todos los FF

(los FF pueden ser de cualquier tipo, los más fáciles son los D)

↳ no tiene estados espúreos

## Estructura



ejemplo:

Diseñar contador síncrono módulo 5 con FF JK

1- ¿Cuántos JK necesitamos?  $2^2 = 4$ ,  $2^3 = 8 \Rightarrow 3$  FF

2- Recordemos la tabla de verdad del JK y Hagamos su tabla de excitaciones

J	K	$Q_{t+1}$
0	0	$Q_t$
0	1	0
1	0	1
1	1	$\overline{Q_t}$



$Q_t$	$Q_{t+1}$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

3- Hagamos la tabla de verdad del circuito

	Estado Actual			Estado Siguiente			Excitaciones					
	$Q_c$	$Q_B$	$Q_A$	$Q_c$	$Q_B$	$Q_A$	$J_c$	$K_c$	$J_B$	$K_B$	$J_A$	$K_A$
0	0	0	0	0	0	1	0	X	0	X	1	X
1	0	0	1	0	1	0	0	X	1	X	X	1
2	0	1	0	0	1	1	0	X	X	0	1	X
3	0	1	1	1	0	0	1	X	X	1	X	1
4	1	0	0	0	0	0	X	1	0	X	0	X
5	1	0	1	X	X	X	X	X	X	X	X	X
6	1	1	0	X	X	X	X	X	X	X	X	X
7	1	1	1	X	X	X	X	X	X	X	X	X
5	1	0	1	0	0	0	X	1	0	X	X	1
6	1	1	0	0	0	0	X	1	X	1	0	X
7	1	1	1	0	0	0	X	1	X	1	X	1

estados que no pertenecen a la cuenta } mínimo coste  
 } mínimo riesgo

Podemos poner cualquier estado siguiente para cualquier estado actual, de modo que la cuenta puede ser como nos salga de las narices. Incluso más entrada y según la entrada cuenta de una u otra forma.

Implementación mínimo coste:  
 Suponemos que nunca se entrará en los estados 5, 6 y 7 (teóricamente no se entrará). Permitirá un circuito combinacional más simple  
 Implementación mínimo riesgo:  
 Si por ruido se entrara en 5, 6, 7 se volvería al cero.

4. Elegimos mínimo coste. Hay que hacer 6 Karnaugh

unidad con las variables  
ideal  $Q_c Q_B Q_A$

(dos de ellos son obvios:  $K_c = 1$   $K_A = 1$ )

$Q_B Q_A$		$J_c$		$J_B$		$K_B$		$J_A$	
		0	1	0	1	0	1	0	1
0	0	0	X	0	0	X	X	1	0
0	1	0	X	1	X	X	X	X	X
1	1	1	X	X	X	1	X	X	X
1	0	0	X	X	X	0	X	1	X


hacemos 4 karnaugh (aprovechando la misma tabla para ahorrar espacio)

$J_c = Q_A Q_B$   $J_B = Q_A$   $K_B = Q_A$   $J_A = \overline{Q_c}$

5. Lo implementamos


$J_c = Q_A Q_B$   $J_B = Q_A$   $J_A = \overline{Q_c}$   
 $K_c = 1$   $K_B = Q_A$   $K_A = 1$

esto puede ser útil para las siguientes preguntas



6. Habiendo implementado por mínimo coste, podrían preguntar que pasaría si cayese en 5, 6, 7, sabiendo

en 5. $Q_c Q_B Q_A = 101$	$J_c = 0$ $J_B = 1$ $J_A = 0$ $K_c = 1$ $K_B = 1$ $K_A = 1$	$J_c = Q_A Q_B$ $J_B = Q_A$ $J_A = \overline{Q_c}$ $K_c = 1$ $K_B = Q_A$ $K_A = 1$	funcion. JK $Q_c = 0$ $Q_B = (\text{toggle}) = 1$ $Q_A = 0$	} 2
en 6. $Q_c Q_B Q_A = 110$	$J_c = 0$ $J_B = 0$ $J_A = 0$ $K_c = 1$ $K_B = 0$ $K_A = 1$	$Q_c = 0$ $Q_B = (\text{mem}) = 1$ $Q_A = 0$		
en 7. $Q_c Q_B Q_A = 111$	$J_c = 1$ $J_B = 1$ $J_A = 0$ $K_c = 1$ $K_B = 1$ $K_A = 1$	$Q_c = (\text{toggle}) = 0$ $Q_B = (\text{toggle}) = 0$ $Q_c = 0$	} $\emptyset$	



ejemplo 2. Diseñar contador síncrono módulo 6 con entrada UP-DOWN

1. ¿FF? Como no especifican elegimos los D  
Necesitaremos 3 FF D

2. Tabla de verdad y excitaciones del D


D	Q <sub>t+1</sub>
0	0
1	1

Q <sub>t</sub>	Q <sub>t+1</sub>	D
0	0	0
0	1	1
1	0	0
1	1	1

son triviales  
D = Q<sub>t+1</sub>

3. Tabla de verdad del circuito. Columna de excitaciones coincide con estado siguiente. Nos ahorramos una columna (por elegir FF D)

estado actual	excitaciones/ estado sig.				
	UD	Q <sub>c</sub>	Q <sub>B</sub> Q <sub>A</sub>		D <sub>c</sub> D <sub>B</sub> D <sub>A</sub>
0	0	0	0 0	0 0 1	1
1	0	0	0 1	0 1 0	2
2	0	0	1 0	0 1 1	3
3	0	0	1 1	1 0 0	4
4	0	1	0 0	1 0 1	5
5	0	1	0 1	0 0 0	0
6	1	0	0 0	1 0 1	5
7	1	0	0 1	0 0 0	0
8	1	0	1 0	0 0 1	1
9	1	0	1 1	0 1 0	2
10	1	1	0 0	0 1 1	3
11	1	1	0 1	1 0 0	4
12	X	1	1 0	X X X	
13	X	1	1 1	X X X	



no deseados } mínimo coste

4. 3 karnaugh de 4 variables

UD Q <sub>c</sub>		D <sub>c</sub>				D <sub>B</sub>				D <sub>A</sub>			
		00	01	11	10	00	01	11	10	00	01	11	10
Q <sub>B</sub> Q <sub>A</sub>	0 0	0	1	0	1	0	0	1	0	1	1	1	1
	0 1	0	0	1	0	1	0	0	0	0	0	0	0
	1 1	1	X	X	0	0	X	X	1	0	X	X	0
	1 0	0	X	X	0	1	X	X	0	1	X	X	1

$$D_c = \overline{UD} Q_B Q_A + UD Q_c Q_A + \overline{UD} Q_c \overline{Q_A} + UD \overline{Q_c} \overline{Q_B} \overline{Q_A}$$


$$D_B = UD Q_c \overline{Q_A} + UD Q_B Q_A + \overline{UD} Q_B \overline{Q_A} + \overline{UD} \overline{Q_c} \overline{Q_B} Q_A$$

$$D_A = \overline{Q_A}$$

Implementar esto con puertas lógicas ocuparía mucho espacio (hay muchas sumas de miniterminos)



Esa estructura recuerda mucho a una PAL con FF.  
(PAL registrada)



ej: Contador módulo 16

nº Flipflops : 4 FF tipo D

Estado actual ( $Y_t$ )				Estado siguiente ( $Y_{t+1}$ )				Excitaciones(I)			
QD	QC	QB	QA	QD	QC	QB	QA	D <sub>D</sub>	D <sub>C</sub>	D <sub>B</sub>	D <sub>A</sub>
0	0	0	0	0	0	0	1	0	0	0	1
0	0	0	1	0	0	1	0	0	0	1	0
0	0	1	0	0	0	1	1	0	0	1	1
0	0	1	1	0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1	1	0
0	1	1	0	0	1	1	1	0	1	1	1
0	1	1	1	1	0	0	0	1	0	0	0
1	0	0	0	1	0	0	1	1	0	0	1
1	0	0	1	1	0	1	0	1	0	1	0
1	0	1	0	1	0	1	1	1	0	1	1
1	0	1	1	1	1	0	0	1	1	0	0
1	1	0	0	1	1	0	1	1	1	0	1
1	1	0	1	1	1	1	0	1	1	1	0
1	1	1	0	1	1	1	1	1	1	1	1
1	1	1	1	0	0	0	0	0	0	0	0



haciendo Karnaugh sale:

$$D_A = \overline{Q_A}$$

$$D_B = Q_A \oplus Q_B$$

$$D_C = Q_C \oplus (Q_A \cdot Q_B)$$

$$D_D = Q_D \oplus (Q_C \cdot Q_B \cdot Q_A)$$




a la hora de implementar el circuito combinacional, nos podemos dar cuenta de ciertas cosas

Vemos que, casi siempre, para los bits de mayor peso de las excitaciones van saliendo ecuaciones mayores que tienen trozos que aparecen en ecuaciones anteriores. Esto permite implementar:

- Parallel carry:
  - independencia de implementación
  - cada bit por completo
  - reduce los niveles lógicos (reduce  $t_{comb}$ )
- Ripple carry:
  - aprovecha ecuaciones previas
  - más barato
  - aumenta los niveles lógicos (mayor  $t_{comb}$ )

recordemos



$t_{comb}$ : el tiempo que tarda la combinacional

$t_p$ : el tiempo de propagación de los flip-flops

$t_{su}$ : el tiempo que deben permanecer quietas las excitaciones antes de que los FF las puedan agarrar con seguridad

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{t_p + t_{comb} + t_{su}}$$

### C.I. comerciales. Contadores síncronos


74190 - contador módulo 10 up/down con parallel load y que permite conexión en cascada

	Entradas				ABCD	Salidas		
	CTEN	D/U	CLK	LOAD		QA QB QC QD	Max/min	RCO
Quiet	1	X	X	X	X X X X	QA QB QC QD		
Load	0	X	X	0	X X X X	A B C D		
cnt. UP	0	1	↑	1	X X X X	Cnt up		
cnt. DOWN	0	0	↑	1	X X X X	Cnt down		

**Max/Min**: se pone a '1' cuando la cuenta llega a:  
 9 contando up  
 0 contando down

**RCO: Ripple Carry Output**  
 se pone a cero  
 - subiendo en 9  
 - bajando en 0

Es 'cascadable'



# Contadores 160 (MUY típicos en exámenes)

existen 4 modelos


	BED (módulo 10)	Binario (Módulo 16)
Reset Asíncrono	LS160 A	LS 161 A
Reset Síncrono	LS 162 A	LS 163 A

Los 4 son contadores síncronos de 4 bits

Recuerda: el reset síncrono o asíncrono afecta a cuando queremos hacer un contador de menor módulo con un CI de un módulo mayor.

- si el reset es síncrono: una puerta lógica debe activar el reset al llegar a la última cuenta
- si el reset es asíncrono: una puerta lógica debe activar el reset al llegar a la cuenta que ya no deseamos, la cual instantáneamente será reseteada y habrá sido un estado espúreo.

	SR Reset	PE Parallel Enable	2 Enable CET	CEP
RESET	0	0		
LOAD	1	0	1	1
COUNT	1	1	0	X
HOLD	1	1	X	0
HOLD	1	1		




permite la carga en paralelo también tiene salida TC → terminal count output → vale 1 cuando CET vale 1 y se llega al final de la cuenta

ej: hacer contador módulo 10 con LS163: módulo 16, reset síncrono *icuidade: Módulo 10 = 0 → 9*

Puerta que detecte el 9 y active el reset


9 = 1001



si fuera el LS161, asíncrono, la puerta debería detectar el 10

ej: contador módulo 60 (0 → 59) con LS163: módulo 16, reset síncrono

No sirve el TC para cascaderlo, hay que hacerlo manual



# Contadores usando registros de desplazamiento

Idea: se utiliza una codificación de los estados que sea diferente al binario natural pero más fácil de implementar



Ventajas: sencillo y muy rápido

Desventajas: requiere muchos flipflops

## Contador en anillo

módulo = n° de flipflops

se hace con registro de desplazamiento así:





con CI, basta conectar la salida  $Q_2$  con la entrada de datos serie

en el LS195 la entrada de datos serie es la unión de las entradas  $J \bar{K}$

no hay que olvidar se de iniciar la cuenta para que el contador funcione. En un CI, se haría un parallel load 100

## Contador Johnson


aprovecha mejor los FF :  $n$  flip-flops  $\rightarrow 2n$  cuentas



para iniciar la cuenta es un simple reset a los 3

gran ventaja de estos contadores:  $t_{co} = 0 \rightarrow$  son rapidísimos  
 $f_{max} = \frac{1}{t_p + t_{su}}$

## LFSR




tira secuencias de bits a lo bruto



# TEMA 7. ANALISIS Y SINTESIS DE CIRCUITOS SECUENCIALES SINCRONOS

Maquinas de estado o autómatas.  
Tienen dos estructuras básicas.

## MEALY




La salida cambia a la vez que la entrada (asíncrona) y depende de la entrada y  $Q_t$

$$Z = f(Q_t, E)$$

$\uparrow$                      $\uparrow$                      $\uparrow$   
 asincrono            sincrono            asincrono

## MOORE




La salida cambia a la vez que el estado. Cada estado tiene una salida. Como los estados son sincronicos la salida también lo es

$$Z = f(Q_t)$$

$\uparrow$                      $\uparrow$   
 sincrono            sincrono

## Diagrama de estados y tabla de estados



estoy en  $Q_I$ .  
Si llega en este ciclo  $E_k$ , sacaré  $Z_I$  instantaneamente.  
Variaré  $Z_I$  tantas veces como varíe  $E_k$  en un mismo ciclo.





Al final del ciclo, si la entrada es  $E_k$  (estaré sacando  $Z_k$ ) me iré en el flanco de reloj a  $Q_J$



Estoy en  $Q_I$  sacando su salida asociada  $Z_I$  durante todo el ciclo de reloj.  
No me importan los cambios de  $E_k$  durante el ciclo.

Al llegar el flanco, si la entrada es  $E_k$  me iré a  $Q_J$ , y empezare a sacar la salida  $Z_J$  asociada al estado  $Q_J$

ejemplo:





En ambos casos, el estado cambiará al llegar  $\uparrow$  y será igual a la entrada

Mealy

Moore

Tabla de estados a partir del diagrama



Q(t)	E=0	E=1	se pone Q <sub>t+1</sub> / Z
A	A/0	B/1	
B	A/1	B/0	


Q(t)	E=0	E=1	Z
A	A	B	0
B	A	B	1

Síntesis de autómatas


para la síntesis de autómatas, el primer paso es hacer el diagrama y tabla de estados. Esa es la parte más difícil de pensar.

utilizando la tabla de estados y la tabla de excitación del tipo de FF que usemos, se hace la Tabla de funcionamiento global

Mealy



Moore



Lo dibujo por separado para que se vea que Z no depende de E normalmente en un unico circuito comb.

tabla de entradas
tabla de excitaciones del tipo de FF

Entradas		Estado siguiente		Excitaciones		Z
E.	Estado actual					

por Karnaugh se saca :

en Mealy:

en Moore:

$$\begin{aligned} \text{Excitaciones} &= f(E, \text{Estado actual}) \\ Z &= f(E, \text{Estado actual}) \end{aligned}$$

$$\begin{aligned} \text{Excitaciones} &= f(E, \text{Estado actual}) \\ Z &= f(\text{Estado actual}) \end{aligned}$$


y esto se puede implementar con un circuito combinatorial

También es típico implementar todo el circuito en una PAL registrada

ejemplo. Detector de secuencia de tres o más unos consecutivos

• **por Moore :**

1. Diagrama de estados




nº de estados : 4  
 nº de FF :  $2^n \geq 4 \rightarrow n = 2$   
 tipo FF : D

2. Asignación de estados y tabla de estados

Espe = 00 siempre en bueno que el de arranque sea 00 para haber reset.  
 un uno = 01  
 dos unos = 10  
 tres o + 1's = 11

e. actual	e. siguiente		Z
	e=0	e=1	
00	00	01	0
01	00	10	0
10	00	11	0
11	00	11	1

3. Tabla de funcionamiento



Entradas			E. siguiente		Excitaciones		Salida
E	E. actual		Q1	Q0	D1	D0	Z
	Q1	Q0					
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	1	0	0	0	0	1
1	0	0	0	1	0	1	0
1	0	1	1	0	1	0	0
1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	1

las excitaciones coinciden con el estado siguiente por ser tipo D

4. Karnaugh

Q1 Q0	E	D1		D0		Z	
		0	1	0	1	0	1
0 0	0	0	0	0	0	0	0
0 1	0	0	1	0	0	0	0
1 1	0	0	1	0	1	1	1
1 0	0	0	1	0	1	0	0


forma de ahorrar espacio.  
 3 karnaugh en 1

$D_1 = E \cdot Q_0 + E \cdot Q_1$

$D_0 = E \cdot Q_0 + E \cdot Q_1$

$Z = Q_1 Q_0 \rightarrow$  no depende de E  
 ↳ es Moore


## 5. Implementarlo (solución Moore)



• **por MEALY**

### 1. Diagrama de estados

Asignación de estados



Espe = 00  
1 uno = 01  
2 unos = 11

3 estados → 2 FF

fijate que con Mealy necesitamos un estado menos que con Moore

### 2. Tabla de estados

E actual	E=0	E=1
00	00/0	01/0
01	00/0	11/0
11	00/0	11/1

la asignación de estados es a gusto de cada cual, aunque a veces elegir cierta asignación facilita el problema.

### 3. Tabla de funcionamiento global

Entradas			E. sig ≡ Excitaciones		Salida
E	E actual		Q1 ≡ D1	Q0 ≡ D0	Z
	Q1	Q0			
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	X	X	X
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	X	X	X
1	1	1	1	1	1

nota; si el FF no fuera tipo D, el estado siguiente no coincidiría con las excitaciones. Habría q obtenerlas con tabla de excit.

← estados no esperados, al poner X estamos haciendo implementación mínimo coste

### 4. Karnaugh

Q1Q0		D1		D0		Z	
		0	1	0	1	0	1
0	0	0	0	0	0	0	0
0	1	0	1	0	1	0	0
1	1	0	1	0	1	0	1
1	0	X	X	X	X	X	X


$$D_1 = E \cdot Q_0$$

$$D_0 = E$$

$$Z = E \cdot Q_1$$



↳ es Mealy.  
Z sí depende de la entrada

## 5. Implementarlo (solución Mealy)



aquí se puede ver claramente como Z cambiará en cuanto cambie E (asíncronamente)

Diferencia en el funcionamiento de ambas soluciones



Vemos que Mealy hace una pequeña detección y sin embargo se va luego al estado cero; esto es porque cuando entra al estado 2 unos, en cuanto ve que hay 1 a la entrada salta la detección, pero en cuanto ve que el 1 se va dice: ¡aj no! y deja de sacar una detección, cuando llega el flanco de reloj, la entrada es cero y por ello va al estado cero.


Parar de estado → síncrono  
Salida Z → asíncrona

En Moore sin embargo cuando hay 3 unos consecutivos durante tres flancos de reloj consecutivos, y la señal de detección dura exactamente un ciclo, Moore en general "no se anda con tonterías y le gusta lo preciso, claro y síncrono"

ejercicio: lo que devuelve el cambio en una máquina de refrescos.


Todos los productos valen 15. sólo acepta 5 o 25

Moore:



en negro estan los casos lógicos; pero siempre deben estar todas las posibles entradas en cada globo; en rojo estan los casos en que el siguiente cliente meta ya su dinero antes del ciclo de reloj; del cliente anterior (lo cual es improbable, pero hay que incluirlo)


Mealy:



Vemos como en este caso Mealy es mucho más lógico

ejercicio: generador de secuencia 1 1 1 1 0 1 0 1

Moore



nos lo piden montar con  
 1x 74F163 → contador módulo 16  
 reset síncrono  
 1x 74F153 → 2 mux de 4 a 1.


$$Z = \bar{Q}_2 + Q_0$$

Q0, Q1 y Q2 sacarlos del contador ignorando Q3 para tener módulo 8  
 Z hacerlo con el MUX  
 (la mejor forma es mirando la tabla)

Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>	Z
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Karnaugh

Q <sub>2</sub> \ Q <sub>1</sub> Q <sub>0</sub>	00	01	11	10
0	1	1	1	1
1	0	1	1	0




ejercicio: Detector de secuencia CON SOLAPE

1 1 1 1 0 1 0 1

por ej si llega




8 estados = 3 FF




**b1) Diagrama de Estados y tabla de estados**

Estado	Estado actual			Entrada X	Estado siguiente			Excitación			Salida Z
	Q <sub>2t</sub>	Q <sub>1t</sub>	Q <sub>0t</sub>		Q <sub>2t+1</sub>	Q <sub>1t+1</sub>	Q <sub>0t+1</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	
STATE0	0	0	0	0	0	0	0	0	0	0	0
STATE0	0	0	0	1	0	0	1	0	0	1	0
STATE1	0	0	1	0	0	0	0	0	0	0	0
STATE1	0	0	1	1	0	1	0	0	1	0	0
STATE2	0	1	0	0	0	0	0	0	0	0	0
STATE2	0	1	0	1	0	1	1	0	1	1	0
STATE3	0	1	1	0	0	0	0	0	0	0	0
STATE3	0	1	1	1	1	0	0	1	0	0	0
STATE4	1	0	0	0	1	0	1	1	0	1	0
STATE4	1	0	0	1	1	0	0	1	0	0	0
STATE5	1	0	1	0	0	0	0	0	0	0	0
STATE5	1	0	1	1	1	1	0	1	1	0	0
STATE6	1	1	0	0	1	1	1	1	1	1	0
STATE6	1	1	0	1	0	1	0	0	1	0	0
STATE7	1	1	1	0	0	0	0	0	0	0	0
STATE7	1	1	1	1	1	0	1	0	0	1	1




Nos piden implementar el circuito combinacional con una ROM y el circuito secuencial con un 1195 (registro de desplazamiento)



- Como es tan facil implem. una función con una ROM no hace falta Karnaugh
- Solo hay que poner en cada función de salida los minterminos correspondientes.

en cuanto al circuito secuencial; disponemos de:  
1195



la JK permiten elegir qué aparecerá en  $Q_0$  cuando se desplace hacia la derecha.

Usaremos el 1195 como 4 simples FF tipo D, es decir, siempre en modo carga paralelo, sin utilizar desplazamiento.


b) Implementar todo el detector sólo con una PAL registrada

de nuevo, no hace falta Karnaugh, sólo incorporar  $Q_2, Q_1, Q_0$  con sus minterminos

$$ej: Q_2 = \begin{matrix} 0111 \\ 1000 \\ 1001 \\ 1011 \\ 1100 \\ \hline q_2 q_1 q_0 x \end{matrix} = \bar{q}_2 q_1 q_0 x + q_2 \bar{q}_1 \bar{q}_0 \bar{x} + q_2 \bar{q}_1 q_0 x + q_2 q_1 \bar{q}_0 \bar{x}$$

Hay que asegurarse de que los MUX de las salidas realimenten bien  $q_2, q_1$  y  $q_0$ .

En este ejemplo se realimenta  $\bar{q}_2, \bar{q}_1$  y  $\bar{q}_0$  pero no pasa nada ya que luego se dispone de la afirmada y la negada







más ejemplos

Diseño motor "paso a paso" con entrada "HALF" que determina el modo

medio paso




Dos fases




el motor funciona en uno de sus 3 modos según la entrada HALF

Fase única



HALF=0	Modo medio paso
HALF=1 y estado impar	Modo de dos fases
HALF=1 y estado par	Modo fase única

El diagrama de estados por Moore sería:



leyenda



Vemos que la 'salida' de este autómata son en realidad 4 salidas

Una posibilidad sería llamar a los estados igual que la salida; así nos ahorramos la combinacional de salida

Aunque probablemente, en este caso eso no haría más que empeorar la situación, ya que la combinacional de entrada tendría 5 variables

ej: Detector de dos secuencias





si entrada 0101 → {Z1, Z2} = 10  
 si entrada 1110 → {Z1, Z2} = 01

nos indica que es Mealy

que detecte la secuencia en el mismo ciclo que ha entrado el ultimo bit

que sea SIN SOLAPE, (en el examen habria que darse cuenta de ello mirando el ejemplo)



x	Q2(t)	Q1(t)	Q0(t)	Q2(t+1)	Q1(t+1)	Q0(t+1)	D2	D1	D0	Z1	Z2
0	0	0	0	0	0	1	0	0	1	0	0
0	0	0	1	0	0	1	0	0	1	0	0
0	0	1	0	0	1	1	0	1	1	0	0
0	0	1	1	0	0	1	0	0	1	0	0
0	1	0	0	0	0	1	0	0	1	0	0
0	1	0	1	0	0	1	0	0	1	0	0
0	1	1	0	0	0	0	0	0	0	0	1
0	1	1	1	X	X	X	X	X	X	X	X
1	0	0	0	1	0	0	1	0	0	0	0
1	0	0	1	0	1	0	0	1	0	0	0
1	0	1	0	1	0	1	1	0	1	0	0
1	0	1	1	0	0	0	0	0	0	1	0
1	1	0	0	1	0	1	1	0	1	0	0
1	1	0	1	1	1	0	1	1	0	0	0
1	1	1	0	1	1	0	1	1	0	0	0
1	1	1	1	X	X	X	X	X	X	X	X

se puede obtener directo de la tabla

D<sub>2</sub>:

$$xq_2 \begin{cases} 00 \rightarrow 0 \\ 01 \rightarrow 0 \text{ (tomando } X=0) \\ 10 \rightarrow \bar{q}_0 = \bar{q}_1\bar{q}_0 + q_1\bar{q}_0 \\ 11 \rightarrow 1 \text{ (tomando } X=1) \end{cases}$$

para implementar con un MUX y un decodificador


D<sub>1</sub>:

$$xq_2 \begin{cases} 00 \rightarrow q_1\bar{q}_0 \\ 01 \rightarrow 0 \text{ (} X=0) \\ 10 \rightarrow q_1q_0 \\ 11 \rightarrow q_0q_1 + q_1\bar{q}_0 + q_1q_0 = \bar{q}_1\bar{q}_0 \end{cases}$$

ademas hay que tomar X=1

D<sub>0</sub>:

$$xq_2 \begin{cases} 00 \rightarrow 1 \\ 01 \rightarrow \bar{q}_1\bar{q}_0 \text{ (} X=1) \\ 10 \rightarrow q_1\bar{q}_0 \\ 11 \rightarrow q_1q_0 \end{cases}$$



## Análisis de sistemas secuenciales síncronos

ej: Hallar diagrama de estados de:  
y se da un circuito.

Hay que hallar las ecuaciones de las excitaciones  
y ver cuantos estados hay (nº flujops), y la ec. de la salida

Sabiendo la función de las excitaciones en función de  
la entrada, podemos saber el estado correspondiente  
a cada entrada/s.

Igualmente podemos saber la salida de cada entrada/  
estado

⇒ podremos dibujar el diagrama de estados.